¿ù°£ ¸¶ÀÌÅ©·Î ¼ÒÇÁÆ®¿þ¾î...


 


[½ÇÀü °­ÀÇ½Ç VHDL]

Çϵå¿þ¾î ¼³°è, ÀÌÁ¦´Â ÇÁ·Î±×·¡¹ÖÀ¸·Î! 1

ÃÖ»óÀÇ Çϵå¿þ¾î ¼³°è ¹æ¹ýÀ» ã¾Æ¶ó

 

ÈçÈ÷ Çϵå¿þ¾î¸¦ ¼³°èÇÏ´Â ÀÛ¾÷À̶õ ȸ·Îµµ¸¦ '±×¸®°¡´Â ÀÛ¾÷'À¸·Î, »ý¼ºµÈ ȸ·Îµµ¸¦ Àμâ ȸ·Î ±âÆÇÀ¸·Î ±¸ÇöÇؼ­ °¢Á¾ ºÎÇ°À̳ª ĨÀ» ³³¶«ÇÏ´Â ÀÛ¾÷ÀÌ ÀüºÎÀÎ °ÍÀ¸·Î ¾Ë°í ÀÖ´Â µ¶ÀÚ°¡ ¸¹À» °ÍÀÌ´Ù. ¹°·Ð Ʋ¸° ¸»Àº ¾Æ´Ï´Ù. ±×·¯³ª ¹®Á¦´Â ȸ·Î¸¦ ±â°è°¡ ¾Æ´Ï »ç¶÷ÀÌ Á÷Á¢ ±×¸®±â ¶§¹®¿¡ ±× ȸ·ÎÀÇ º¹Àâµµ¿¡´Â ÇÑ°è°¡ ÀÖÀ» ¼ö¹Û¿¡ ¾ø´Ù. µû¶ó¼­ º¸´Ù º¹ÀâÇÑ È¸·Î¸¦ ¼³°èÇÒ ¶§´Â Çϵå¿þ¾îÀÇ µ¿ÀÛÀ» Á¤È®È÷ ¹¦»çÇÒ ¼ö ÀÖ´Â Çϵå¿þ¾î ±â¼ú ¾ð¾î°¡ ÇʼöÀûÀ¸·Î »ç¿ëµÈ´Ù.

 

¿¬Àç¼ø¼­

 

 

1ȸ 2002.8 | ÃÖ»óÀÇ Çϵå¿þ¾î ¼³°è ¹æ¹ýÀ» ã¾Æ¶ó

2ȸ | ¿Ïº®ÇÑ Çϵå¿þ¾î ±â¼ú¾ð¾î, VHDL

3ȸ | ³ªÀÇ Ã¹ Çϵå¿þ¾î ÇÁ·Î±×·¡¹Ö, ÀÚÆDZ⠼³°è ÇÁ·ÎÁ§Æ®

 

¿¬Àç°¡À̵å

 

 

¿î¿µÃ¼Á¦ | À©µµ¿ì 98 ÀÌ»ó

°³¹ßµµ±¸ | Xilinx Foundation (PC & UNIX)

±âº»Áö½Ä | ³í¸® ȸ·Î, µðÁöÅÐ ½Ã½ºÅÛ

ÀÀ¿ëºÐ¾ß | µðÁöÅРȸ·ÎÀÇ ¼³°è, ASIC/FPGAÀÇ ¼³°è

 

 

°ûÁ¾¿í celot@naver.com

 

Çϵå¿þ¾î¸¦ µðÀÚÀÎÇÒ ¼ö ÀÖ´Â ¾ð¾î VHDL°ú Verilog ÇÁ·Î±×·¡¹Ö¿¡ °ü½ÉÀ» °®°í ÀÖÀ¸¸ç, ¸µ ±â¹Ý °í¼º´É ´ëÇü ÄÄÇ»ÅÍ °³¹ß ÇÁ·ÎÁ§Æ®¿¡ Âü¿©ÇÑ ¹Ù ÀÖ´Ù. ÀÚ½ÅÀ» Çϵå¿þ¾î ¿£Áö´Ï¾î¶ó°í ¼Ò°³ÇÏ´Â ÇÊÀÚ´Â ÀÌ ±ÛÀ» ÅëÇØ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è¿Í Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ÇÁ·Î±×·¡¹Ö¿¡ °ü½ÉÀ» °®´Â µ¶ÀÚ°¡ ¸¹¾ÆÁö±â¸¦ ¹Ù¶õ´Ù°í.

 

µðÁöÅÐ ½Ã½ºÅÛÀ̳ª Çϵå¿þ¾î¸¦ ±¸ÇöÇÏ´Â ¹æ¹ýÀº ÀÏ¹Ý ¼ÒÇÁÆ®¿þ¾îÀÇ ¼³°è ÀýÂ÷¿Í ºñ±³ÇØ ±×¸® ´Ü¼øÇÑ ÀÛ¾÷¸¸Àº ¾Æ´Ï´Ù. ¹°·Ð ¼ÒÇÁÆ®¿þ¾îÀÇ ¼³°è ¹æ¹ý°ú °³¹ß, °ü¸® ¹× À¯Áö º¸¼öÀÇ ±â¹ý µîÀ» ´Ù·ç´Â ¼ÒÇÁÆ®¿þ¾î °øÇÐÀûÀÎ °üÁ¡¿¡¼­ º¸¸é ¼ÒÇÁÆ®¿þ¾î Á¦ÀÛ ¿ª½Ã º¸´Ù ´õ È¿À²ÀûÀÌ°í ÇÕ¸®ÀûÀÎ Á¦Ç°ÀÇ °³¹ßÀ» À§ÇØ ´Ù¾çÇÑ ÀýÂ÷¿Í ¹æ¹ýÀ» ÀÌ¿ëÇÑ º¹ÀâÇÑ ¼³°è ±â¹ýÀ» »ç¿ëÇϱ⵵ ÇÑ´Ù. ÇÏÁö¸¸ Çϵå¿þ¾î¸¦ µðÀÚÀÎÇÑ´Ù´Â °Íµµ Çϵå¿þ¾î °øÇÐÀûÀÎ °üÁ¡¿¡¼­ º¸¸é ±× ÀýÂ÷°¡ ´õ º¹ÀâÇϸé ÇßÁö ±×¸® ¸¸¸¸Ä¡ ¾Ê´Ù. ƯÈ÷ µðÁöÅÐ ½Ã½ºÅÛ°ú Çϵå¿þ¾î µðÀÚÀÎÀÇ ¹è°æ Áö½ÄÀÌ ¾ø´Â µ¶ÀÚµéÀ̶ó¸é ÀÏ´Ü ¸Ó¸´¼Ó¿¡ ¶°¿À¸£´Â °ÍÀÌ ¼ÒÇÁÆ®¿þ¾î¸¦ °³¹ßÇÑ´Ù´Â °ÍÀº ¸ð´ÏÅÍ¿Í Å°º¸µå ¾Õ¿¡¼­ '¶Òµü¶Òµü' °Å¸®¸é ¿Ï¼ºµÇ´Â °ÍÀÌ°í, Çϵå¿þ¾î¸¦ Á¦ÀÛÇÑ´Ù´Â °ÍÀº ¸ð´ÏÅÍ ¾Õ¿¡ ¾É¾Æ¼­ ÇØ¾ß ÇÏ´Â ÀÛ¾÷µµ ¹°·Ð ÇÊ¿äÇÏ°Ú°Å´Ï¿Í ¶§·Î´Â Àå°©À» ³¢°í ³³ ³¿»õ¸¦ ¸Ã¾Æ °¡¸é¼­ ÇØ¾ß ÇÏ´Â ÀÛ¾÷À̶ó »ý°¢ÇÒ °ÍÀÌ´Ù.

¿ÏÀüÈ÷ Ʋ¸° ¸»Àº ¾Æ´ÏÁö¸¸ ¾î¼¸é ÀÌ·± ¼±ÀÔ°üÀÌ ¼ö¸¹Àº IT ÀηÂÀ» ¹èÃâÇØ ³ª°¡´Â ¿ì¸® ³ª¶óÀÇ Çö½Ç¿¡ ºñÃç º¼ ¶§ Çϵå¿þ¾î ÀηÂÀÌ »ó´ëÀûÀ¸·Î ÀûÀº ÀÌÀ¯ÀÎÁöµµ ¸ð¸¥´Ù. ÇÊÀÚ´Â ÀÌ ±ÛÀ» ÅëÇØ µðÁöÅÐ ½Ã½ºÅÛ ¹× Çϵå¿þ¾î¸¦ ±¸ÇöÇÏ´Â ÀÏ¹Ý ¹æ¹ý·ÐÀ» ¼Ò°³ÇÒ °ÍÀÌ¸ç ¾Æ¿ï·¯ Çϵå¿þ¾îµµ ¼ÒÇÁÆ®¿þ¾î¿Í ¸¶Âù°¡Áö·Î ÇÁ·Î±×·¡¹ÖÀÌ °¡´ÉÇÏ´Ù´Â °ÍÀ» ¼Ò°³Çϸ鼭 À̸¦ ¼³¸íÇØ ÁÙ °ÍÀÌ´Ù. ÀÌ ¿¬À縦 ÅëÇØ Çϵå¿þ¾î¸¦ ¼³°èÇÏ´Â ¹æ¹ý¿¡ ´ëÇÑ »õ·Î¿î ¸¶Àε尡 µ¶ÀÚ¿¡°Ô ½É¾îÁö±æ ¹Ù¶õ´Ù.

 

µðÁöÅРȸ·ÎÀÇ ±¸Çö ¹æ¹ý

µðÁöÅРȸ·Î¸¦ ±¸ÇöÇÏ´Â ¿©·¯ ¹æ¹ýµé¿¡ ´ëÇØ »ý°¢Çغ¸ÀÚ. µðÁöÅРȸ·ÎÀÇ Çϵå¿þ¾îÀû ±¸Çö ¹æ¹ýÀº ȸ·ÎÀÇ ±â´ÉÀ̳ª º¹Àâµµ ±×¸®°í ÀÀ¿ë ºÐ¾ßµîÀÇ ´Ù¾çÇÑ ¿ä¼Ò¿¡ ÀÇÇØ °áÁ¤µÈ´Ù. ÀÌ·¯ÇÑ ¿©·¯ °¡Áö Çϵå¿þ¾îÀÇ ±¸Çö ¹æ¹ý Áß¿¡¼­ ÀûÇÕÇÑ ¹æ½ÄÀÇ ¼±ÅÃÀº ÇØ´ç ºÎÇ°ÀÇ Á¦Á¶ °¡°Ý°ú °³¹ß ±â°£ ¹× ½Ã½ºÅÛÀÇ Å©±â¿Í ¼º´ÉÀ» Á¿ìÇÏ´Â °áÁ¤ÀûÀÎ ¿äÀÎÀÌ µÇ±âµµ ÇÑ´Ù. ÀÌ·± ÀûÀýÇÑ ±¸Çö ¹æ¹ýÀÇ ¼±Åðú ¾Æ¿ï·¯ Çϵå¿þ¾îÀÇ ¼³°è¸¦ º¸Á¶ÇØ ÁÖ´Â µµ±¸ÀÎ CAD(Computer Aided Design) ÅøÀÇ ¼±Åà ¹× ȸ·Î¸¦ ±¸ÇöÇÏ°íÀÚ ÇÏ´Â ¼³°èÀÚÀÇ Åø »ç¿ë ¼÷·Ãµµ°¡ µðÁöÅРȸ·Î ±¸ÇöÀÇ ¶Ç Çϳª¿¡ Áß¿äÇÑ °ü°ÇÀ̶ó ÇÏ°Ú´Ù. ÀÌ·¯ÇÑ µðÁöÅРȸ·ÎÀÇ ±¸Çö ¹æ¹ýÀº ±× ¹æ¹ý·Ð¿¡ µû¶ó¼­ ¸î °¡Áö·Î Á¤ÇüÈ­µÈ ±¸ºÐ ¹æ¹ýÀÌ ÀÖ´Â °ÍÀº ¾Æ´Ï³ª ÇÊÀÚÀÇ ±âÁØÀ¸·Î º¼ ¶§ Å©°Ô ´ÙÀ½°ú °°Àº ¼¼ °¡Áö ºÐ·ù°¡ °¡´ÉÇÏ´Ù.

 

Ç¥ÁØ ³í¸®È¸·Î ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ ±¸Çö

ÀϹÝÀûÀ¸·Î °¡Àå °£´ÜÇÑ È¸·Î¸¦ ¼³°èÇÏ°íÀÚ ÇÒ ¶§ ÀÌ¿ëµÇ´Â ¹æ¹ýÀ¸·Î, ÁÖ·Î SSI ½Ã½ºÅÛÀ̳ª MSI ½Ã½ºÅÛ µîÀÇ ±¸ÇöÀÌ ÀÌ¿Í °°Àº ¹æ¹ýÀ¸·Î ÀÌ·ïÁø´Ù. ÇÏÁö¸¸ LSI ȤÀº VLSI¿Í °°Àº °í¹Ðµµ ÁýÀûȸ·ÎÀÇ Á÷Á¢ÀûÀÎ ±¸Çö¿¡´Â ÇÑ°è°¡ ÀÖ´Â ¹æ½ÄÀ¸·Î ½ÇÁ¦·Î ÈçÈ÷ ÁÖº¯¿¡¼­ º¼ ¼ö ÀÖ´Â °³º° ´ÜÀÏ ¼ÒÀÚ¸¦ ÀÌ¿ëÇØ PCB»ó¿¡¼­ Á÷Á¢ ±¸ÇöµÈ´Ù. ÁÖ·Î µðÁöÅÐ, ¾Æ³¯·Î±×, ¸Þ¸ð¸® µîÀÌ È¥¿ëµÈ º¹ÇÕ È¸·ÎÀÇ ±¸Çö¿¡ ¿ëÀÌÇÏ¸ç °³¹ß ±â°£°ú ºñ¿ë ´ÜÃà¿¡ È¿°úÀûÀÌ´Ù. ÇÏÁö¸¸ °í ±â´É, °í¼º´É ȸ·ÎÀÇ ±¸Çö¿¡´Â ¾î·Á¿î Á¡ÀÌ ¸¹´Ù. ÀÌ·¯ÇÑ Ç¥ÁØ ³í¸® ȸ·Î ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ý¿¡¼­´Â °³º° ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ´Ù´Â °Í ÀÚü°¡ ÀÌ¹Ì °¢°¢ÀÇ °³º° ¼ÒÀÚÀÇ Á¦ÀÛ¿¡´Â °ü½ÉÀ» µÎÁö ¾Ê´Â´Ù´Â °ÍÀ» ÀǹÌÇÏ¸ç µû¶ó¼­ ÀÌ·± ¹æ½ÄÀ» ÀÌ¿ëÇÑ ½Ã½ºÅÛ¿¡¼­´Â ÀÌ·± ¹Ì¸® Á¦ÀÛµÈ °³º° ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ PCB¿¡¼­ÀÇ È¸·ÎÀÇ ¹èÄ¡·¹è¼±(P&R, Placement and Routing)ÀÌ Áß¿ä À̽´°¡ µÈ´Ù.

 

¸¶ÀÌÅ©·Î ÄÁÆ®·Ñ·¯¸¦ ÀÌ¿ëÇÑ ±¸Çö

ÀÌ ±¸Çö ¹æ¹ýÀº i8051, M68HC11, Z80 µî ÀÌ¿Í °°Àº Ç¥ÁØÇü ¸¶ÀÌÅ©·Î Á¦¾î À¯´Ö(MCU, Micro Control Unit)À» »ç¿ëÇÑ´Ù. ÀÌ·¯ÇÑ MCU´Â ÈçÈ÷ ÁÖÀ§¿¡¼­ ½±°Ô Á¢ÇÒ ¼ö ÀÖ´Â CPU·Î ´ëº¯µÇ´Â MPU(Micro Processing Unit)¿Í´Â ±× ¼º°ÝÀÌ Á¶±Ý ´Ù¸£´Ù. ÀÚ¼¼ÇÑ ¼º°Ý»óÀÇ ±¸ºÐÀº <Ç¥ 1>À» ÂüÁ¶Çϱ⠹ٶõ´Ù. ÀÌ·¯ÇÑ ¸¶ÀÌÅ©·Î ÄÁÆ®·Ñ·¯¸¦ ÀÌ¿ëÇÑ ±¸Çö¹æ¹ý¿¡¼­´Â ÁÖ·Î ³»ÀåÇü ¶Ç´Â ¿ÜÀåÇüÀ¸·Î Á¸ÀçÇÏ´Â ÇÁ·Î±×·¥ ¸Þ¸ð¸®¿¡ ȸ·ÎÀÇ ±â´ÉÀ» ¾î¼Àºí¸® ÇÁ·Î±×·¥ ÇüÅ·ΠžÀçÇØ À̸¦ ÅëÇØ Á¦¾î ÀÛ¾÷À» ¼öÇàÇÏ°Ô µÈ´Ù.

<Ç¥ 1> MPU¿Í MCUÀÇ ºñ±³Ç¥

MPU(Micro Processing Unit)

MCU(Micro Controlling Unit)

ÀϹÝÀûÀ¸·Î 32ºñÆ® - 64ºñÆ®ÀÇ µ¥ÀÌÅÍ Ã³¸® ´É·ÂÀ» °¡Áø´Ù.

»ç¿ëµÇ´Â ĨÀÇ ¸ñÀû¿¡ µû¶ó Á¶±Ý¾¿ ´Ù¸£Áö¸¸ 8ºñÆ® - 16ºñÆ® Á¤µµÀÇ ´õÀÌÅÍ Ã³¸®´É·ÂÀ» °¡Áø´Ù.

ÀÏ¹Ý ¸ñÀû¿ë 󸮱â·Î »ç¿ë °¡´ÉÇÏ´Ù. ÁÖ·Î ÄÄÇ»ÅÍ CPU¿¡ »ç¿ëµÈ´Ù.

ÁַΠƯ¼ö ¸ñÀûÀÇ PU(Processing Unit)·Î »ç¿ëµÈ´Ù.

Á¦¾î ±â´É»Ó¸¸ ¾Æ´Ï¶ó ºü¸¥ °è»ê¼Óµµ¿Í µ¥ÀÌÅÍ Ã³¸® ´É·ÂÀÌ ÁÖµÈ À̽´ÀÌ´Ù.

¼Óµµº¸´Ù´Â Á¦¾î°¡ ÁÖµÈ À̽´ÀÌ´Ù. Ÿ ±â´É¿¡ ºñÇØ ÀÎÅÍ·´Æ®±â´ÉÀÌ »ó´ëÀûÀ¸·Î °­È­µÇ¾î ÀÖ´Ù.

ÇöÀç ÃÖ´ë ¼öGHz ÀÌ»óÀÇ ¼Óµµ¸¦ º¸ÀδÙ.

ÁÖ·Î 100MHz ÀÌÇÏÀÇ ¼Óµµ¸¦ º¸ÀδÙ.

µû¶ó¼­ ¾Õ¼­ ¼³¸íÇÑ Ç¥ÁØ ³í¸® ȸ·Î ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ ¹æ¹ý¿¡ ºñÇؼ­´Â ¾î´À Á¤µµ ÇÁ·Î±×·¡¹Ö öÇÐÀÌ Ã·°¡µÈ °ÍÀ¸·Î ºñ±³Àû ´Ù±â´É, °í¼º´ÉÀÇ Á¦¾î ¹× µ¥ÀÌÅÍ Ã³¸®¿¡ ÀûÇÕÇÏ´Ù. ÇÏÁö¸¸ ±× »ç¿ëó´Â MCUÀÇ Æ¯¼º»ó ÁַΠƯ¼ö ¸ñÀû¿ëÀ¸·Î ÇÑÁ¤µÇ´Â °æ¿ì°¡ ¸¹´Ù. ÀÌ·± ¹æ½ÄÀ» ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ý¿¡¼­´Â ³»ÀåµÇ¾î ÀÖ´Â ÇÁ·Î±×·¥ÀÇ ÄÚµå Å©±â¿Í ½ÇÇà ¼Óµµ¸¦ ÃÖÀûÈ­½ÃÅ°´Â ÀÏÀÌ ÇÙ½ÉÀÌ¸ç ±× ¿Ü¿¡ ´Ù¸¥ ¸ðµâµé, °¡·É ŸÀ̸Ó, Ä«¿îÅÍ, UART µî MCU Ĩ ÁÖº¯ ȸ·ÎÀÇ È¿À²Àû È°¿ëÀ» À§ÇÑ ¼³°è°¡ Áß¿ä À̽´°¡ µÈ´Ù.

 

ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ±¸Çö

³¡À¸·Î ¾Õ¼­ ¼³¸íÇÑ µÎ °¡Áö ±â¹ýº¸´Ù ´õ º¹ÀâÇÑ È¸·Î ¼³°è½Ã¿¡ »ç¿ëµÇ´Â ±×¸®°í À̹ø ¿¬ÀçÀÇ Ã¶Çаúµµ °¡Àå °ü·ÃÀÌ ÀÖ´Â ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ýÀÌ ÀÖ´Ù. ÁÖ·Î ÀÌ ±¸Çö ¹æ¹ýÀº 'ƯÁ¤ÇÑ ¿ëµµÀÇ ÁÖ¹®Çü ÁýÀû ȸ·Î'·Î ´ëº¯µÇ´Â ASIC(Application Specific Integrate Circuit, ¿¡ÀÌÁ÷ ȤÀº ¿¡À̽ÄÀ¸·Î ¹ßÀ½)À» ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ýÀ» ¸»ÇÑ´Ù. ÀÌ·¯ÇÑ ASICÀº ³ÐÀº Àǹ̷δ ¸Þ¸ð¸®¿Í ÀÏ¹Ý Ç¥ÁØ IC¸¦ Á¦¿ÜÇÑ °¢ ½Ã½ºÅÛº°·Î »ç¿ëµÇ´Â Àü¿ë IC¸¦ ÀǹÌÇÑ´Ù. ºÎ¿¬ ¼³¸íÇÏÀÚ¸é ±âÁ¸ÀÇ ÀÏ¹Ý ¸Þ¸ð¸®¿Í Ç¥ÁØ IC ȤÀº ÀÏ¹Ý ¿ëµµ·Î »ç¿ëµÇ´Â CPU µîÀº ±× ±â´ÉÀÌ ¹Ì¸® Á¤ÇØÁ® ÀÖ°í ±× »ç¿ëó°¡ ÀÏ¹Ý ¸ñÀûÀ¸·Î »ç¿ëµÉ ¼ö ÀÖÀ½À» ¶æÇÑ´Ù.

ÇÏÁö¸¸ ÁÖ¹®Çü ¹ÝµµÃ¼¶ó´Â °ÍÀº ±× À̸§¿¡¼­µµ ¾Ë ¼ö ÀÖµíÀÌ 'Ư¼ö ¸ñÀû¿ëÀ¸·Î ƯÁ¤ ÀÀ¿ë'¿¡ ¸Â°Ô ¼³°èµÇ°í Á¦ÀÛµÈ ÀϹÝÀÌ ¾Æ´Ñ Àü¿ë IC¸¦ ÀǹÌÇÑ´Ù. ¾Õ¼­ ¸»ÇÑ µÎ °¡Áö ±¸Çö ¹æ¹ý°ú ºñ±³ÇÒ ¶§ °¡Àå º¹ÀâÇÑ ¼öÁØÀÇ È¸·Î ±â´É ¹¦»ç°¡ °¡´ÉÇÏ´Ù. ±×¸®°í º» ¿¬Àç¿¡¼­ ÃßÈÄ ´Ù·ç°Ô µÉ Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ »ç¿ëÇÑ È¸·ÎÀÇ ±¸Çöµµ ¿©±â¿¡ ÇØ´çµÇ´Â ±¸Çö ¹æ½ÄÀ̶ó ÇÒ ¼ö ÀÖ´Ù. ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ýÀÇ ¼¼ºÎ ÅäÇÈÀ¸·Î ÀÌ·¯ÇÑ ±¸Çö ¹æ¹ý¿¡ ´ëÇÑ º¸´Ù ´õ ¼¼ºÐÈ­µÈ ºÐ·ù¿¡ ´ëÇØ ¾ÕÀ¸·Î ÀÚ¼¼È÷ ´Ù·ç±â·Î ÇÑ´Ù.

 

ÁÖ¹®Çü ¹ÝµµÃ¼ ¼³°è

À̻󿡼­ ¾Ë¾Æº» ¹Ù¿Í °°ÀÌ µðÁöÅÐ ½Ã½ºÅÛÀ» ÀÌ¿ëÇÑ Çϵå¿þ¾î Á¦ÀÛÀº ȸ·ÎÀÇ ±â´É°ú º¹Àâµµ ±×¸®°í ÀÀ¿ë ºÐ¾ßÀÇ ÀûÇÕ¼º µî¿¡ µû¶ó¼­ ´Ù¾çÇÑ ±¸Çö ¹æ¹ýÀ» ÃëÇÑ´Ù. ±× Áß¿¡¼­µµ Á¦ÀÏ º¹ÀâÇÑ È¸·Î¸¦ ¹¦»çÇÒ ¼ö ÀÖ´Â °í±â´É·°í¼º´ÉÀÇ ´É·ÂÀ» °¡Áø ±¸Çö ¹æ¹ýÀÌ ¾Õ¼­ ¼³¸íÇÑ ´ë·Î ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ýÀÌ´Ù. ±×·¸´Ù°í Çؼ­ °í±â´É·°í¼º´ÉÀÇ ¼³°è ±â¹ýÀÌ Ç×»ó ÃÖÀûÀÇ ¼³°è ±â¹ýÀ̶ó ÇÒ ¼ö´Â ¾ø´Ù. °¡·É ´Ü¼øÇÑ ÀÛ¾÷°ú Á¦¾î¸¸À» ÇÊ¿ä·Î ÇÏ´Â ÀÀ¿ë ºÐ¾ß¿¡¼­ ¾µµ¥¾øÀÌ ºñ½Ñ °í°¡ÀÇ Ä¨À» ÀÌ¿ëÇÑ ÁÖ¹®Çü ¹ÝµµÃ¼ ¼³°è ¹æ½ÄÀ» ÀÌ¿ëÇØ ±¸ÇöÇÒ ÇÊ¿ä°¡ ¾ø´Â °ÍÀÌ´Ù. ÀÀ¿ë ºÐ¾ßÀÇ ÀûÇÕ¼º¿¡ ´ëÇÑ Á߿伺À» ´Ù½Ã±Ý °­Á¶ÇÒ ¼ö ÀÖÀ» °ÍÀÌ´Ù.

±×·³ Áö±ÝºÎÅÍ´Â ÀÌ·¯ÇÑ ÁÖ¹®Çü ¹ÝµµÃ¼ÀÇ ¼³°è ¹æ¹ý¿¡ ´ëÇÑ ¼¼ºÎ ºÐ·ù¸¦ ¾Ë¾Æº¸°í, Á¡Â÷ ¿ì¸®°¡ ´Ù·ç°íÀÚ ÇÏ´Â ºÐ¾ß·Î ±× ¹üÀ§¸¦ ÁÙ¿© ³ª°¡±â·Î ÇÏ°Ú´Ù. ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ¹æ½ÄÀº Å©°Ô ¿ÏÀü ÁÖ¹®Çü ¹æ½Ä°ú ¹Ý ÁÖ¹®Çü ¹æ½ÄÀ¸·Î ±¸ºÐÇÑ´Ù. ¹Ì¸® ¼³¸íÇϱä ÇßÁö¸¸ ±¸ºÐÇÏ°íÀÚ ÇÏ´Â ±âÁØÀÌ °øÇÐÀû °ßÇØ¿¡ µû¶ó ¾à°£ ±× ºÐ·ù»óÀÇ À§»óÀÌ ´Þ¶óÁö±âµµ ÇÏÁö¸¸ ÇÊÀÚ ³ª¸§´ë·Î ÃÖ´ëÇÑ ±¸ºÐÀ» ü°èÈ­ÇÏ°íÀÚ ÇßÀ½À» ¾Ë¾ÆÁÖ±æ ¹Ù¶õ´Ù.

 

¿ÏÀü ÁÖ¹®Çü ¹æ½Ä

¸ÕÀú ¿ÏÀü ÁÖ¹®Çü(Full-Custom) ¹æ½ÄÀÌ´Ù. ÀÌ´Â ÈçÈ÷ »ç¿ëÀÚÀÇ ¿ä±¸·Î ´ëº¯µÇ´Â ÁÖ¹®(order)°ú´Â º°°³·Î Á¦À۵Ǵ ¹ü¿ë ¸Þ¸ð¸®³ª CPU, Áï ÀÏ¹Ý ¸ñÀû¿ëÀ¸·Î »ç¿ëµÇ´Â Ĩµé°ú´Â »ó´ëÀûÀÎ °³³äÀÌ´Ù. ¿ÏÀü ÁÖ¹®Çü ¹æ½ÄÀº ±¸ÇöÇÏ°íÀÚ ÇÏ´Â IC ȸ·Î¸¦ CAD ÅøÀ» »ç¿ëÇØ Á÷Á¢ ¼³°è, ¿þÀÌÆÛ °¡°ø, °ËÁõ µîÀÇ ´Ü°è¿¡ À̸£±â±îÁö ·¹À̾ƿô µµ¸éÀ» Á÷Á¢ µðÀÚÀÎÇØ¾ß Çϱ⠶§¹®¿¡ µðÀÚÀÎ ±â°£ÀÌ ¸¹ÀÌ °É¸°´Ù. ƯÈ÷ º¸´Ù ÃÖÀûÈ­µÈ ȸ·ÎÀÇ ±¸ÇöÀ» À§Çؼ­ Æ®·£Áö½ºÅÍ ´ÜÀ§·Î±îÁöÀÇ ¼³°è°¡ ÀÌ·ïÁö±â ¶§¹®¿¡ ¹ÝµµÃ¼ Ĩ ¼³°è¿¡ ´ëÇÑ °íµµÀÇ Àü¹®°¡°¡ ÇÊ¿ä½Ã µÇ´Â ºÐ¾ßÀ̱⵵ ÇÏ´Ù. ÇÏÁö¸¸ Ĩ Á¦Á¶ÀÇ Ã³À½ ´Ü°èºÎÅÍ ½ÃÀÛÇØ ¸ðµç ´Ü°è¸¦ Á÷Á¢ ¼³°èÇϱ⠶§¹®¿¡ ÃÖÀûÈ­°¡ °¡Àå Àß µÇ¾î ÀÖ´Â ÇüÅÂÀ̱⵵ ÇÏ´Ù. Áï, °¡Àå ÀûÀº ¸éÀûÀ¸·Î °¡Àå ¸¹Àº ¼ÒÀÚ¸¦ ÁýÀû½Ãų ¼ö ÀÖ°í µû¶ó¼­ ĨÀÇ ´ë·® »ý»ê½Ã °¡Àå ½Ñ °¡°Ý¿¡ °¡Àå ºü¸¥ µ¿ÀÛ ¼Óµµ¸¦ º¸ÀåÇÒ ¼ö ÀÖ´Ù. Ãʱâ ÅõÀÚ ºñ¿ë¸¸ °¨¼Ò½Ãų ¼ö ÀÖ´Ù¸é ´ë·® »ý»êÀ» À§ÇÑ ¹æ½ÄÀ¸·Î´Â °¡Àå ÀûÇÕÇÑ ¹æ½ÄÀ̶ó ÇÒ ¼ö ÀÖ´Ù.

 

¹Ý ÁÖ¹®Çü ¹æ½Ä

¹Ý ÁÖ¹®Çü(Semi-Custom) ¹æ½Ä¿¡¼­´Â Æ®·£Áö½ºÅÍ ´ÜÀ§ÀÇ ¼³°è°¡ ÀÌ·ïÁö´Â ¿ÏÀü ÁÖ¹®Çü ¹æ½Ä°ú´Â ´Ù¸£°Ô °ÔÀÌÆ®³ª ·¹Áö½ºÅÍ ´ÜÀ§ÀÇ ¼³°è°¡ ÁÖ·Î ÀÌ·ïÁø´Ù. ¹Ù²Ù¾î Çؼ®Çϸé ÀÌ¹Ì °ÔÀÌÆ®³ª ·¹Áö½ºÅÍ´Â ¸¸µé¾îÁ® ÀÖÀ¸¸ç À̵éÀÇ »óÈ£ ¿¬°áÀÌ ÁÖµÈ °ü½É»ç°¡ µÈ´Ù´Â Àǹ̵ȴÙ. ¶ÇÇÑ ¿ÏÀü ÁÖ¹®Çü ¹æ½Ä¿¡¼­ÀÇ ÁÖµÈ °ü½É»ç¶ó ÇÒ ¼ö ÀÖ´Â Æ®·£Áö½ºÅÍ ´ÜÀ§ÀÇ ¼³°è´Â ¾Æ¿¹ °ü½ÉÀÇ ´ë»óÀÌ µÇÁö ¾Ê´Â´Ù´Â ¶æÀ̱⵵ ÇÏ´Ù. Áï Á¦ÀÛÀÚ´Â ÀÌ·¸°Ô ¹Ì¸® Á¦À۵ǾîÁø ±âÁ¸ÀÇ °ÔÀÌÆ®³ª ·¹Áö½ºÅ͸¦ ƯÁ¤ µ¿ÀÛÀ» ¼öÇàÇÏ°Ô²û CAD ÅøÀ» »ç¿ëÇØ ¼­·Î ¿¬°á½ÃÄÑÁÖ´Â Àϸ¸ ÇÏ¸é µÈ´Ù. ÀÌ·± Àǹ̿¡¼­ ¹Ý ÁÖ¹®Çü ¹æ½ÄÀ̶ó°í ÇÏ´Â °ÍÀÌ´Ù. ÀÌ·± ¹Ý ÁÖ¹®Çü ¹æ½ÄÀº ´Ù½Ã ±× ±¸Çö ¹æ¹ýÀÇ Æ¯Â¡¿¡ µû¶ó Ç¥ÁØÇü ¼¿(cell)¿¡ ±â¹ÝÇÑ ±¸Çö ¹æ½Ä, °ÔÀÌÆ® ¾î·¹ÀÌ¿¡ ±â¹ÝÇÑ ¹æ½Ä, ±×¸®°í ³¡À¸·Î °¡Àå º¹ÀâÇÑ ÇüÅÂÀÇ ¹Ý ÁÖ¹®Çü ¹æ½ÄÀ̶ó ÇÒ ¼ö ÀÖ´Â ÇÁ·Î±×·¥ °¡´ÉÇÑ ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ½ÄÀ¸·Î ¼¼ºÐÈ­µÉ ¼ö ÀÖ´Ù. °¢°¢¿¡ ´ëÇØ Á»´õ ÀÚ¼¼È÷ ¾Ë¾Æº¸ÀÚ.

 

Ç¥ÁØÇü ¼¿ ±â¹Ý ¹æ½Ä

Ç¥ÁØÇü ¼¿Àº »çÀü¿¡ ¹Ì¸® Á¦ÀÛµÇ°í µ¿ÀÛ¿¡ ÀÖ¾î ¸íÈ®ÇÑ Á¤ÀÇ°¡ ÀÌ·ïÁø °ÔÀÌÆ® ȤÀº ·¡Ä¡(latch) µîÀÇ ±âº» ¼¿À» ÀÌ¿ëÇØ ¼³°è¸¦ ¿Ï¼ºÇÏ´Â ¹æ½ÄÀÌ´Ù. <±×¸² 1>¿¡¼­ º¸´Â ¹Ù¿Í °°ÀÌ Ç¥ÁØÇü ¼¿ ±â¹Ý ¹æ½Ä¿¡¼­´Â Ĩ ³»ºÎ°¡ Ç¥ÁØ ¼¿µé·Î ÀÌ·ïÁ® ÀÖÀ¸¸ç ±× °æ°è¿¡ I/O ¿µ¿ª°ú ¹è¼± ¿µ¿ª(routing)ÀÌ Á¸ÀçÇÏ´Â ÇüŸ¦ º¸ÀδÙ. Áï °æ°è ¿µ¿ª¿¡ ¹è¼±°ú °ü·ÃµÈ ºÎºÐÀ» °í·ÁÇØ Á¦ÀÛÀÚ°¡ À̸¦ »óÈ£ ¿¬°áÇØ ÀûÀýÇÑ µ¿ÀÛÀ» ¼öÇàÇϵµ·Ï ÇØ¾ß Çϸç, ¾Æ¿ï·¯ I/O ¿µ¿ªÀ» µðÀÚÀÎÇÏ¿© Ĩ ¿ÜºÎ·Î ³ª¿À´Â ÇɵéÀ» »óÈ£ ¸ÊÇνÃÄÑÁÖ´Â ÀÛ¾÷ÀÌ ÇÊ¿äÇÏ´Ù.

Ç¥ÁØÇü ¼¿ ±â¹Ý ¹æ½ÄÀº ±âº»ÀûÀ¸·Î ÀÌ·¯ÇÑ ¼¿µé·Î ±¸¼ºµÇ¾î ÀÖ°í »óÈ£ ¿¬°áµÇÁö ¾ÊÀº °æ°è ¿µ¿ªµé·Î ÀÌ·ïÁ® ÀÖÁö¸¸ ÀÌ·± ¼¿ ±¸Á¶ ¿ª½Ã °£´ÜÇÑ ALU¿Í ROM µîÀÇ Á¸Àç ¿©ºÎ¿¡ µû¶ó¼­ Ç¥ÁØÇü ¼¿(PolyCell) ¹æ½Ä°ú ¸ÅÅ©·Î ¼¿(MarcoCell) ¹æ½ÄÀ̶õ ¿ë¾î¸¦ »ç¿ëÇØ Àç ±¸ºÐµÇ±âµµ ÇÑ´Ù. Ç¥ÁØÇü ¼¿ ¹æ½ÄÀº <±×¸² 1>°ú °°Àº ÇüŶó ÇÒ ¼ö ÀÖÀ¸¸ç ¸ÅÅ©·Î ¼¿ ¹æ½ÄÀº <±×¸² 2>¿¡ ³ªÅ¸³ª ÀÖ´Ù. I/OÇɵéÀ» ¸ÊÇνÃų ÆÐµå ºÎºÐ°ú, ¹Ì¸® ¸¸µé¾îÁ® ÀÖ´Â ¼¿, ±×¸®°í À̸¦ ¿¬°á½Ãų ¶ó¿ìÆà ¿µ¿ª ÀÌ¿Ü¿¡ º°µµ·Î ±â´É ºí·°À̶õ °ÍÀÌ Á¸ÀçÇÑ´Ù. Ĩ ³»¿¡ Á¸ÀçÇÏ´Â ¼­ºê ¸ðµâÀ̶ó ÇÒ ¼ö ÀÖ´Ù. °£´ÜÇÑ Á¦¾î À¯´ÖÀ̳ª ROM µîÀÌ ÀÌ·¯ÇÑ ¼­ºê ¸ðµâ·Î Á¸ÀçÇÒ ¼ö ÀÖ´Ù.

 

°ÔÀÌÆ® ¾î·¹ÀÌ ±â¹Ý ¹æ½Ä

°ÔÀÌÆ® ¾î·¹ÀÌ¿¡ ±â¹ÝÇÏ´Â ¼³°è ¹æ½ÄÀº ĨÀ» ¼³°èÇÏ´Â ´Ü°è¿¡¼­ °¢°¢ÀÇ ¼¿À» ¾î·¹ÀÌ ÇüÅ·Π¹èÄ¡ÇÏ°í À̸¦ °øÁ¤ ¹× Á¦ÀÛ ´Ü°è¿¡¼­ ¾î·¹ÀÌµé °£ÀÇ ¹è¼±¸¸ ¹Ù²ÞÀ¸·Î½á ¸ñÀûÇÏ´Â ±â´É¿¡ ¸Â°Ô µ¿ÀÛÇϵµ·Ï ȸ·Î¸¦ ±¸¼ºÇÏ´Â ¹æ½ÄÀÌ´Ù. Ç¥ÁØÇü ¼¿¿¡ ±â¹ÝÇÑ ¹æ½Ä°ú ºñ±³Çؼ­ ĨÀÇ Å©±â, I/OÀÇ À§Ä¡, ƯÈ÷ ¼¿µéÀÇ Á¾·ù¿Í À§Ä¡, ¸ð¾ç µîÀÌ °íÁ¤µÇ¾î ÀÖ´Ù´Â Â÷ÀÌÁ¡ÀÌ ÀÖ´Ù. »ç½Ç ÀÌ ¹æ½ÄÀº ¼³°è»óÀÇ Á¦¾àÀÌ ¸¹°í Ç¥ÁØ ¼¿ ¹æ½Äº¸´Ù ´õ Á¤ÇüÈ­µÇ¾î Àֱ⠶§¹®¿¡ ĨÀÇ ¸éÀûÀÌ ³¶ºñµÉ ¼ö ÀÖ´Ù´Â ¹®Á¦Á¡ÀÌ Àֱ⵵ ÇÏ´Ù.

´Ù½Ã ¸»ÇØ ÁÖ¾îÁø ¾î·¹ÀÌ¿¡¼­ ¸ðµç ¼¿µéÀÌ »ç¿ëµÇµç ±×·¸Áö ¾Êµç ¸ðµÎ ¼³Ä¡µÅ ÀÖ¾î¾ß ÇÑ´Ù´Â °ÍÀÌ ´ÜÁ¡À¸·Î ÁöÀûµÈ´Ù. °ÔÀÌÆ® ¾î·¹ÀÌ¿¡ ±â¹ÝÇÑ ¹æ½ÄÀÌ <±×¸² 3>¿¡ ³ªÅ¸³ª ÀÖ´Ù. ¶ÇÇÑ °ÔÀÌÆ® ¾î·¹ÀÌ ¹æ½ÄÀ» µû¸£¸é¼­ ÀÌ¿¡ ´ëÇÑ ¼¼ºÎÀûÀΠƯ¼ö ÇüÅ·ΠSOG(Sea of Gate) ÇüÅÂÀÇ Ä¨ÀÌ ÀÖ´Ù. ÀÌ ¹æ½ÄÀº <±×¸² 4>¿¡¼­µµ º¸´Â ¹Ù¿Í °°ÀÌ ¼¿À» ¿¬°áÇϱâ À§ÇÑ º°µµÀÇ ¹è¼± ¿µ¿ªÀ» ¾ø¾Ø ÇüÅÂÀÌ´Ù.

 

ÇÁ·Î±×·¥ °¡´ÉÇÑ ¼ÒÀÚ¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ½Ä

ÇÁ·Î±×·¥ °¡´ÉÇÑ ¼ÒÀÚ¶ó´Â °ÍÀº Çϵå¿þ¾î ĨÀ» µðÀÚÀÎÇÔ¿¡ ÀÖ¾î À̸¦ ½ÇÁ¦ Ĩ Á¦Á¶ °øÀå °°Àº »ý»ê ÇöÀåÀÌ ¾Æ´Ñ ½ÇÇè½ÇÀ̳ª ¿¬±¸½Ç °°Àº ¼³°è ÇöÀå¿¡¼­ ±¸ÇöÇÒ ¼ö ÀÖ°Ô²û ¸¸µé¾îÁø ¼ÒÀÚ¸¦ ÀǹÌÇÑ´Ù. ºÎ¿¬ÇÏ¸é °øÀå¿¡¼­ ´ë·® »ý»êµÇ±â ÀÌÀü¿¡ ¿¬±¸½Ç ȤÀº ½ÇÇè½Ç Â÷¿ø¿¡¼­ µðÀÚÀÎÇÑ Çϵå¿þ¾î ȸ·Î¸¦ Áï½Ã ĨÀ¸·Î ±¸ÇöÇØ ½Ã½ºÅÛ ¼öÁØÀÇ °ËÁõÀ» ½Å¼ÓÇÏ°Ô ÀÌ·ïÁöµµ·Ï ÇÏ´Â °ÍÀ¸·Î½á Çϵå¿þ¾î ĨÀÇ ÇÁ·ÎÅäŸÀÌÇÎ ÀÛ¾÷¿¡ À¯¿ëÇÏ°Ô »ç¿ëµÇ´Â Çü½ÄÀÌ´Ù.

ÈçÈ÷ PLD(Programmable Logic Device)¶ó´Â ÇÁ·Î±×·¥ °¡´ÉÇÑ ¼ÒÀÚ´Â ±× ±â´É¿¡ µû¶ó¼­ ´Ù½Ã ´ÙÀ½°ú °°ÀÌ Å©°Ô ³ª´µ¾î Áø´Ù. ÀϹÝÀûÀ¸·Î Å©°Ô PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically Erasable PROM)À¸·Î À̾îÁö´Â ROM(Read Only Memory) °è¿­°ú PAL(Programmable Array Logic)/PLA(Programmable Logic Array), ±×¸®°í CPLD(Complexed Programmable Logic Device)¿Í FPGA(Field Programmable Gate Array) µîÀ¸·Î ³ª´²Áú ¼ö ÀÖ´Ù. µ¶ÀÚ ¿©·¯ºÐµµ ROM °è¿­ÀÇ ±¸ºÐ¿¡ ´ëÇؼ­´Â ¸¹ÀÌ Á¢ÇØ ¿ÔÀ¸¸®¶ó »ý°¢ÇÑ´Ù. Áï ÇÁ·Î±×·¡¹Ö °¡´É ¿©ºÎ¿Í À̸¦ ´Ù½Ã Àç ÇÁ·Î±×·¡¹ÖÇÒ °æ¿ì ±× ¸Åü°¡ Àڿܼ±ÀÌ³Ä Àü±â³ÄÀÇ Æ¯Â¡¿¡ µû¶ó ÀÌ¿Í °°ÀÌ ±¸ºÐÇÏ´Â °ÍÀÌ´Ù.

PALÀº ±âº»ÀûÀ¸·Î EEPROM°ú´Â »ó¹ÝµÈ ±¸Á¶¸¦ Áö´Ï°í ÀÖÀ¸¸ç AND¿Í OR ¾î·¹ÀÌ ·ÎÁ÷ÀÌ ±×¹°¸Á ÇüÅ·Π±¸¼ºµÇ¾î ÀÖ´Ù. PLAµµ ÀÌ¿Í »óÈ£ ´ëĪÀûÀÎ À¯»çÇÔÀ» º¸ÀδÙ. ȸ·Î ¼³°è¿¡ À־ º¸´Ù ´õ °í¹ÐµµÀÎ IC´Â ROM°ú PAL/PLA¿Í ºñ±³ÇØ º¼ ¶§ CPLD¿Í FPGA°¡ ´õ ÀûÇÕÇÏ´Ù°í ÇÒ ¼ö ÀÖ´Ù. CPLD´Â ±âº» ·ÎÁ÷ ºí·°À¸·Î ¸ÅÅ©·Î ¼¿À» »ç¿ëÇϸç PAL°ú À¯»çÇÏÁö¸¸ »ó´ëÀûÀ¸·Î ÁýÀûµµ°¡ ³ô°í ¼Óµµ¸é¿¡¼­ ºü¸£´Ù. ¸¶Áö¸·À¸·Î »ìÆ캼 FPGA´Â °í¹ÐµµÀÇ °í¼Ó PLD¸¦ À§ÇÑ ¼ÒÀڷμ­ ³»ºÎ ±¸Á¶»óÀ¸·Î´Â °ÔÀÌÆ® ¾î·¹ÀÌ¿Í ºñ½ÁÇÏÁö¸¸ ³»ºÎ ȸ·ÎÀÇ ¹è¼±ÀÌ ±âÁ¸ÀÇ °Íó·³ Ư¼öÇÑ µµ±¸¿¡ ÀÇÇؼ­ ¿¬°áµÇ´Â °ÍÀÌ ¾Æ´Ï¶ó ÇÁ·Î±×·¡¹Ö¿¡ ÀÇÇØ ¿¬°áµÈ´Ù´Â Á¡¿¡¼­ Â÷ÀÌ°¡ ÀÖ´Ù. ´Ù¸¥ PLD¿¡ ºñÇؼ­ ¼Óµµ°¡ ¿ùµîÈ÷ ¶Ù¾î³ª¸ç ÁýÀûµµ°¡ ÁÁ´Ù.

ÀÌ¿Í °°ÀÌ ¿ì¸®´Â µðÁöÅРȸ·Î¸¦ ±¸ÇöÇÏ´Â ¹æ¹ý¿¡ ´ëÇØ ¾Ë¾ÆºÃ´Ù. ƯÈ÷ ÁÖ¹®Çü ¹ÝµµÃ¼¸¦ ÀÌ¿ëÇÑ ±¸Çö ¹æ¹ý¿¡ ÀÖ¾î Á»´õ ¼¼ºÐÈ­µÈ °üÁ¡¿¡¼­ ºÐ·ùÇØ »ìÆìºÃ´Ù. ÀçÂ÷ °­Á¶ÇÏÁö¸¸ ÀÌ·± ºÐ·ù´Â Àü¹®°¡ ÀÔÀå¿¡ µû¶ó¼­ ±× À§»óÀ» Á¶±Ý ´Þ¸® ÇÒ ¼öµµ ÀÖÀ½À» ¾Ë¾ÆÁÖ±æ ¹Ù¶õ´Ù. ÇÏÁö¸¸ µðÁöÅРȸ·Î¸¦ ±¸ÇöÇÏ´Â ºÐ¾ß¿¡¼­ ÁÖ¹®Çü ¹ÝµµÃ¼ ÂÊÀ¸·Î Á¡Á¡ ¼¼ºÐÈ­µÇ¾î ³»·Á¿Ã¼ö·Ï ´õ¿í ÁýÀûÈ­, °í¼ÓÈ­µÇ´Â °æÇâÀ» º¸ÀÌ°í »ó´ëÀûÀ¸·Î ¿ÏÀü ÁÖ¹®Çü ¹ÝµµÃ¼¿¡ ºñÇؼ­ ¹Ý ÁÖ¹®Çü ¹ÝµµÃ¼°¡ º¸´Ù ´õ À¶Å뼺(flexiblity)À» °¡Áø´Ù´Â °ÍÀ» ¾Ë ¼ö ÀÖ¾úÀ» °ÍÀÌ´Ù. ÀÌ ÇÑ °¡Áö°¡ ÀÌÇصǾú±æ ¹Ù¶õ´Ù.

¶ÇÇÑ ÇÑ °¡Áö ÁÖÀÇÇÒ °ÍÀº Áö±Ý±îÁöÀÇ ÀÌ·± ´Ù¾çÇÏ°í ¼¼ºÐÈ­µÈ ºÐ·ù°¡ FPGA¿¡ À̸£·¯ ¸¶°¨ÀÌ µÇ¾ú´Ù°í Çؼ­ FPGA°¡ '±Ã±ØÀÇ ±â¼úÀº ¾Æ´Ï´Ù'´Â °ÍÀ» ÁÖÁöÇϱ⠹ٶõ´Ù. ´Ù¸¸ ÁýÀûµµ¿Í ¼Óµµ ±×¸®°í »ç¿ëÀÚÀÇ µ¿ÀÛ Á¦¾î¿¡ ´ëÇÑ ±â´É ºÎ¿©, À¶Å뼺ÀûÀÎ Ãø¸é¿¡¼­ º¼ ¶§ FPGA°¡ °¡Àå ÀûÀýÇÑ ¼ÒÀÚ ÇüŶó´Â ¸»ÀÌ´Ù. ƯÈ÷ º» ¿¬ÀçÀÇ ÈĹݺο¡¼­ ¸»ÇÏ°íÀÚ ÇÏ´Â Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ±¸Çö¿¡ ÀÖ¾î ÁÖµÈ À̽´°¡ ¹Ù·Î FPGA°¡ µÈ´Ù´Â °ÍÀ» ¸»Çϱâ À§ÇÔÀ̸ç ÀÌ·¯ÇÑ À̽´°¡ µðÁöÅРȸ·Î¸¦ ±¸ÇöÇÏ´Â ¹æ¹ý Áß ¾îµð¿¡ ÇØ´çµÇ´Â ºÐ¾ßÀÎÁö ±× À§»óÀ» ÆľÇÇÒ ¼ö Àֱ⸦ ¹Ù¶õ´Ù. ÀÌ»óÀÇ ¼³¸íÀ» ¹ÙÅÁÀ¸·Î µðÁöÅÐ ½Ã½ºÅÛÀ» Æ÷ÇÔÇÑ ÀÏ¹Ý ¹ÝµµÃ¼ ¼³°èÀÇ ±â¼úÀû ºÐ·ù¸¦ º¸¸é ´ÙÀ½ <±×¸² 5>¿Í °°´Ù.

<±×¸² 5>¸¦ º¸¸é ÁýÀû ȸ·Î, Áï IC´Â ¸Þ¸ð¸®¿Í ºñ ¸Þ¸ð¸® ºÐ¾ß·Î ³ª´¸À» ¾Ë ¼ö ÀÖ´Ù. ÁÖÁöÇÏ´Ù½ÃÇÇ ¿ì¸® ³ª¶ó´Â ÀÚ¶û½º·´°Ôµµ ¸Þ¸ð¸® ºÐ¾ß, ƯÈ÷ DRAM ºÐ¾ß¿¡¼­ ¼¼°è ÃÖ°í¸¦ ÀÚ¶ûÇÑ´Ù. ±×¸®°í ¶Ç ÇϳªÀÇ Å« ºÐ·ùÀÎ ºñ ¸Þ¸ð¸® ºÐ¾ß°¡ Á¸ÀçÇÑ´Ù. ºñ ¸Þ¸ð¸® ºÐ¾ß´Â ´Ù½Ã ¾Æ³¯·Î±×¿Í µðÁöÅÐ ½Ã½ºÅÛÀ¸·Î ±¸ºÐµÇ¸ç µðÁöÅÐ ½Ã½ºÅÛ ºÐ¾ß·Î ³»·Á¿À¸é ASIC, PLD, FPGA µîÀÌ ºÐ·ù»ó¿¡ Á¸ÀçÇÔÀ» ¾Ë ¼ö ÀÖ´Ù.

 

Çϵå¿þ¾î ±â¼ú ¾ð¾îÀÇ ¼¼°è HDL

ÀÌÁ¦±îÁö ´Ù¾çÇÑ °üÁ¡ÀÇ ºÐ·ù¸¦ ÅëÇÑ Çϵå¿þ¾î ¼³°è ±â¹ý°ú ¹æ¹ý·Ð¿¡ ´ëÇØ »ìÆìºÃ´Ù. Áö±ÝºÎÅÍ´Â ÀÌ·¯ÇÑ CPLD/FPGA µîÀ» ¼³°èÇÒ ¶§ »ç¿ëÇÏ´Â Çϵå¿þ¾î ±â¼ú ¾ð¾î¿¡ ´ëÇØ ¾Ë¾Æº¸±â·Î ÇÑ´Ù. Çϵå¿þ¾î ±â¼ú ¾ð¾î Áï HDL(Hardware Description Language)À» ÀÌ¿ëÇÑ ¼³°è ¹æ¹ýÀº ¾Õ¼­ ¼³¸íÇÑ ¹Ù¿Í °°ÀÌ FPGA µîÀ» Á¦ÀÛÇϴµ¥ ÀÖ¾î ¶ÇÇÑ ASIC ĨÀÇ ¼³°è½Ã ÁÖ·Î »ç¿ëµÇ´Â ¹æ¹ýÀÌ´Ù. ÀÌ´Â Çϵå¿þ¾î¸¦ Á¦ÀÛÇÏ´Â µ¥ ÀÖ¾î ȸ·Îµµ¸¦ ÀÌ¿ëÇÑ ¼³°è°¡ ¾Æ´Ï¶ó ÇϳªÀÇ ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è¶ó´Â Á¡¿¡¼­ ±× Ư¡ÀÌ ÀÖ´Ù.

<±×¸² 6>¿¡¼­ ¿ÞÂÊÀÇ ±×¸²Àº ÀÏ¹Ý È¸·Îµµ¸¦ ÀÌ¿ëÇØ Çϵå¿þ¾î ¸ðµâÀ» µðÀÚÀÎÇÏ´Â ¿¹¸¦ ³ªÅ¸³½´Ù. ÀÌ¿¡ ¹ÝÇØ ¿ìÃøÀº Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è ¹æ¹ýÀ» ³ªÅ¸³½´Ù. Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è ¹æ¹ýÀº ´Ù¾çÇÑ ºÐ¾ß¿¡ ÀÌ¿ëµÉ ¼ö ÀÖ´Ù´Â Á¡¿¡¼­ ÀåÁ¡ÀÌ µÇ±âµµ ÇÑ´Ù. ÀÌ´Â ASIC »Ó¸¸ ¾Æ´Ï¶ó CPLD/FPGA¿¡ ±¤¹üÀ§ÇÏ°Ô ÀÌ¿ëÇÒ ¼ö ÀÖÀ¸¸ç ¶ÇÇÑ »ó´ëÀûÀ¸·Î °£´ÜÇÑ ¼Ò±Ô¸ð ȸ·ÎÀÇ µðÀÚÀο¡µµ ÀüÇô ¹«¸® ¾øÀÌ »ç¿ëÇÒ ¼ö ÀÖ´Ù. ȸ·Îµµ¸¦ ÀÌ¿ëÇÑ ¼³°è ¹æ¹ý°ú Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è ¹æ¹ýÀ» <Ç¥ 2>¿¡ ºñ±³ÇØ ³õ¾Ò´Ù.

<Ç¥ 2> ȸ·Îµµ¿Í VHDLÀ» ÀÌ¿ëÇÑ ¼³°è ºñ±³

ȸ·Îµµ¸¦ ÀÌ¿ëÇÑ ¼³°è

Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è

ȸ·Îµµ¸¦ ÀÔ·ÂÇϴµ¥ ½Ã°£ÀÌ °É¸°´Ù.

ÅؽºÆ®·Î °£´ÜÈ÷ ÀÔ·ÂÇÑ´Ù.

ºÎ¿ï ´ë¼ö½Ä°ú °°Àº ³í¸®½ÄÀ» »ý°¢ÇØ¾ß ÇÑ´Ù.

³í¸®½ÄÀ» »ý°¢ÇÒ ÇÊ¿ä°¡ ¾øÀÌ ÀÏ¹Ý ÇÁ·Î±×·¡¹Ö ¸¶Àεå·Î Á¦ÀÛ °¡´ÉÇÏ´Ù.

¼³°èÇÑ ³»¿ëÀ» º¯°æÇϱⰡ ½±Áö ¾Ê´Ù.

¼³°èÇÑ °ÍÀ» ½±°Ô º¯°æÇÒ ¼ö ÀÖ´Ù.

¼³°èÀÚ ÀÌ¿Ü´Â ³»¿ëÀ» ÀÌÇØÇϱⰡ ¾î·Æ´Ù.

ü°èÀû ÇÁ·Î±×·¥À̶ó¸é ¾î´À »ç¶÷µµ ÀÌÇØÇϱⰡ ½±´Ù.

ƯÁ¤ ¾÷üÀÇ CPLD ȤÀº FPGA·Î ¼³°èÇÏ·Á¸é ±× ¾÷ü°¡ Á¦°øÇÏ´Â ¶óÀ̺귯¸® ÇÁ·Î±×·¥À» ÀÌ¿ëÇØ¾ß ÇÑ´Ù.

¾î´À ȸ»ç¿¡¼­ ¸¸µç CPLD ȤÀº FPGA¸¦ ¸ðµÎ »ç¿ëÇÒ ¼ö ÀÖ´Ù.

¸î¸î Ư¡¿¡ ´ëÇØ ºÎ¿¬ ¼³¸íÇÏ¸é ´ÙÀ½°ú °°´Ù. ù°, Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇØ ¼³°èÇÏ°Ô µÇ¸é º¹ÀâÇÑ ³í¸®½ÄÀ¸·ÎºÎÅÍ ¼³°èÀÚ¸¦ Çعæ½Ãų ¼ö ÀÖ´Ù´Â ÀåÁ¡ÀÌ ÀÖ´Ù. Áï ºÎ¿ï ´ë¼ö½ÄÀ» ÅëÇÑ ³í¸® ¿¬»êµµ¸¦ À¯ÃßÇØ ³»°í À̸¦ ¼³°èÇÏ´Â °úÁ¤ ¾øÀÌ ¹Ù·Î ÀÏ¹Ý ÇÁ·Î±×·¡¹Ö ¸¶Àεå·Î ÀÛ¾÷ÇÒ ¼ö ÀÖ´Ù´Â ¸»ÀÌ µÈ´Ù. ÀÌ´Â ¼³°è ±â°£À» ´ÜÃà½ÃÅ°°í ¼³°èÀÇ º¯°æÀ» ½±°Ô ÇÒ ¼ö ÀÖ´Ù´Â Á¡¿¡¼­ Áß¿äÇÑ ÀåÁ¡À¸·Î ºÎ°¢µÈ´Ù. ÀÌ ¶§ ÇÑ °¡Áö Á¶½ÉÇØ¾ß ÇÒ °ÍÀº ÀÌ·¯ÇÑ Çϵå¿þ¾î ±â¼ú ¾ð¾î¶ó´Â °ÍÀÌ ÀÏ¹Ý ÇÁ·Î±×·¡¹Ö ¸¶Àεå·Î ÀÛ¾÷ÇÒ ¼ö ÀÖ´Ù´Â ¸»ÀÌ µÇ´Âµ¥, ÀÌ´Â Á»´õ ¾ö°ÝÇÏ°Ô »ý°¢Çϸé Ʋ¸° ¸»ÀÌ µÈ´Ù. Áï ±âº»ÀûÀ¸·Î Çϵå¿þ¾î¸¦ µðÀÚÀÎÇÏ´Â °úÁ¤Àº ȸ·Îµµ¸¦ ±×¸®´Â °úÁ¤ÀÌ ¾Æ´Ñ ÄÚµùÇÏ´Â °úÁ¤ÀÓ¿¡´Â Ʋ¸²¾øÁö¸¸ ÄÚµùÇÏ°í ÀÖ´Â ±× ´ë»óÀÌ ¼ÒÇÁÆ®¿þ¾î°¡ ¾Æ´Ñ Çϵå¿þ¾î¶ó´Â °ÍÀÌ Áß¿äÇÑ À̽´ÀÌ´Ù. ÀÌ´Â ±âº» µ¿ÀÛ ¸ÞÄ¿´ÏÁò¿¡ ÀÖ¾î ¼ÒÇÁÆ®¿þ¾î¿Í Çϵå¿þ¾îÀÇ Â÷ÀÌ¿¡¼­ ±âÀÎÇÑ´Ù.

¼ÒÇÁÆ®¿þ¾î¿Í Çϵå¿þ¾îÀÇ Â÷ÀÌ°¡ ºñ´Ü ÇÑ µÎ °¡Áö¸¸Àº ¾Æ´Ï°ÚÁö¸¸, ÀÌ µÑ °£¿¡ °¡Àå Áß¿äÇÑ Â÷ÀÌÁ¡Àº ¼øÂ÷¼º°ú º´·Ä¼ºÀ̶ó ÇÒ ¼ö ÀÖ´Ù. ¼ÒÇÁÆ®¿þ¾î´Â ÇÁ·Î±×·¥ ³»ÀÇ Äڵ尡 ±âº»ÀûÀ¸·Î ¼øÂ÷½ÇÇàÀ¸·Î ÀÌ·ïÁø´Ù. °¡·É ÄÚµå ¾ÕºÎºÐ¿¡ ¼øȯ¹®À» ½ÇÇàÇϸ鼭 µÞºÎºÐ¿¡ Á¦¾î¹®ÀÌ µ¿½Ã¿¡ ½ÇÇàµÈ´Ù´ø°¡ ÇÏ´Â ÀÏÀº ¾ø´Ù. ÇÏÁö¸¸ ÀÌ´Â Çϵå¿þ¾î¿¡¼­´Â ÇØ´ç»çÇ×ÀÌ ¾ø´Â ¸»ÀÌ´Ù. Áï ¾î¶² ÇϳªÀÇ Å¬·°¿¡ µ¿±âÈ­µÇ¾î ÀÖ´Â °¢°¢ÀÇ Çϵå¿þ¾î ¸ðµâÀÌ ÀÖ´Ù¸é Ŭ·°ÀÇ ½ÅÈ£°¡ ¹ß»ýÇÒ ¶§¸¶´Ù ÀÌ¿Í ¿¬°üµÇ¾î ÀÖ´Â ¸ðµç Çϵå¿þ¾î ¸ðµâµéÀº ¼­·Î º´·ÄÀûÀ¸·Î ¼öÇàÇÑ´Ù´Â °ÍÀÌ´Ù. ÀÌ´Â ¼ÒÇÁÆ®¿þ¾î¿Í Çϵå¿þ¾î µÑ °£ÀÇ Áß¿äÇÑ Â÷ÀÌÁ¡À̶ó´Â °ÍÀ» ¸í½ÉÇϱ⠹ٶõ´Ù.

ÀÌ·¯ÇÑ Çϵå¿þ¾î ±â¼ú ¾ð¾î´Â ¿©·¯ °¡Áö°¡ ÀÖÁö¸¸ ´ëÇ¥ÀûÀÎ µÎ°¡Áö¸¦ ²ÅÀ¸¶ó¸é Verilog¿Í VHDL(VHSIC Hardware Description Language)À» µé ¼ö ÀÖ´Ù. º» ¿¬Àç¿¡¼­´Â ÀÌ µÎ Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ °¡Áö°í ÀÌµé °£¿¡ ¾ð¾îÀû Â÷À̸¦ ³íÇÏÁö´Â ¾Ê°Ú´Ù. ´Ù¸¸ ÇöÀç ÀÌ µÎ °¡Áö ¾ð¾î°¡ ½ÇÇè½Ç Â÷¿ø¿¡¼­ ¿¬±¸½Ç Â÷¿ø¿¡¼­ ºñ±³Àû ´ëµîÇÑ ºñÀ²·Î ¸¹ÀÌ »ç¿ëµÇ°í ÀÖÀ¸¸ç ƯÈ÷ Çа迡¼­´Â VHDLÀ», ¾÷°è¿¡¼­´Â Verilog¸¦ ÁÖ·Î »ç¿ëÇÑ´Ù´Â Á¤µµ¸¸ À̾߱âÇÏ°í º» ¿¬Àç¿¡¼­´Â ±× Áß VHDL¿¡ ´ëÇØ Çϵå¿þ¾î ÇÁ·Î±×·¡¹ÖÀÇ Ã¶Çаú ±× ¹®¹ýÀû ³»¿ë¿¡ ´ëÇØ ÀÚ¼¼È÷ ¾Ë¾Æº¸°íÀÚ ÇÑ´Ù.

 

VHDL ¾ð¾î

ÀÚ, ÀÌÁ¦ ¿ì¸®°¡ »ìÆ캼 Çϵå¿þ¾î ±â¼ú ¾ð¾î´Â VHDLÀÌ´Ù. VHDLÀº 'VHSIC Hardware Description Language'ÀÇ ¾àÀÚÀÌ´Ù. ¿©±â¼­ ¶ÇÇÑ 'VHSIC'Àº 'Very High Speed Integrate Circuit'ÀÇ ¾àÀÚÀÌ´Ù. Çؼ®ÇÏÀÚ¸é ´ëÃæ 'Çϵå¿þ¾îÀÇ µ¿ÀÛÀ» ¼³¸íÇÏ´Â ¾ð¾î'Àε¥ '¸Å¿ì ºü¸¥ ¼Óµµ'¶ó´Â °Ô µ¡ºÙ¾î ÀÖ´Â ÇüÅ°¡ µÈ´Ù. ´«Ä¡ ºü¸¥ µ¶ÀÚ¶ó¸é ÀÌ ¾àÀÚ¿¡¼­µµ ¸¹Àº °ÍÀ» À¯ÃßÇÒ ¼ö ÀÖÀ» °ÍÀÌ´Ù. Áï °³¹ß ¼Óµµ°¡ ºü¸£°í °í¼ÓÀ¸·Î µ¿ÀÛÀÌ °¡´ÉÇϸç ÁýÀûµµ°¡ ³ôÀº ASICÀ» °³¹ßÇϱ⠽±°Ô²û Á¦ÀÛµÈ ¾ð¾î¶ó´Â °ÍÀ» ¾Ë ¼ö ÀÖÀ» °ÍÀÌ´Ù. ±×¸®°í ¶ÇÇÑ VHDLÀº ½ÇÁ¦ Çϵå¿þ¾îÀû µ¿ÀÛÀÇ ±â¼ú ´É·ÂÀÌ ¸¹ÀÌ Æ÷ÇÔµÈ ¾ð¾îÀÌ¸ç ¹®¹ýÀûÀ¸·Î º¼ ¶§µµ ±×¸® º¹ÀâÇÏÁö ¾ÊÀº ¾ð¾îÀÌ´Ù.

´ÙÀ½À¸·Î ÀÌ·¯ÇÑ VHDLÀÇ µîÀå ¹è°æÀ» »ìÆ캸ÀÚ. VHDLÀº º»·¡ »óÀ§ ·¹º§ÀÇ ¾ð¾î(high level language)ó·³ ¾²µµ·Ï Á¦À۵ƴÙ. HDL ÀÌÀüÀÇ Çϵå¿þ¾î ¼³°è¿¡ À־´Â ·¹À̾ƿô ÆíÁý±â °°Àº °ÍÀ» ÀÌ¿ëÇØ ÀÛÀº ºí·°À» ¼³°èÇÏ°í ÀÌ°ÍÀ» ÀÌ¿ëÇØ Å« ºí·°À¸·ÎÀÇ ¼³°è¸¦ È®Àå½ÃÄÑ ³ª°¡´Â »óÇâ½Ä ¼³°è(bottom-up) ¹æ½ÄÀ» »ç¿ëÇß´Ù. ÇÏÁö¸¸ ÀÌ·± ¼³°è ±â¹ýÀº ¼³°èÇØ¾ß ÇÒ È¸·ÎÀÇ ±Ô¸ð°¡ Ä¿Áö°í º¹Àâµµ°¡ Áõ°¡ÇÔ¿¡ µû¶ó ÀÚüÀûÀÎ ÇѰ踦 °¡Áú ¼ö¹Û¿¡ ¾ø´Â ¹æ½ÄÀ̾ú´Ù.

ƯÈ÷ ÀϺΠÇÐÀÚµéÀº »ç¶÷ µÎ³úÀÇ ÇÑ°è, Áï »ç¶÷ÀÌ ÀÏÀÏÀÌ ÃßÀûÇÒ ¼ö ÀÖ´Â °ÔÀÌÆ®ÀÇ ÇÑ°è°¡ ¾à 5000°³ Á¤µµ¶ó°í º¸°íÇß°í, À̸¦ ¹Ù²Ù¾î »ý°¢ÇØ º¸¸é »ç¶÷ÀÌ ÀÏÀÏÀÌ ±×¸²À¸·Î ±×·Á¼­ Ç¥ÇöÇÒ ¼ö ÀÖ´Â °ÔÀÌÆ® ȸ·ÎÀÇ °³¼öÀÇ ÇÑ°è°¡ ¾à 5000°³ Á¤µµ¶ó´Â ¸»ÀÌ µÈ´Ù. µû¶ó¼­ º¸´Ù ´õ ÁýÀûµÇ°í º¹ÀâÇÑ È¸·Î¸¦ Àΰ£ÀÇ »ç°í¿Í À¯»çÇÏ°Ô ¾Ë°í¸®ÁòÀ̳ª ÇÔ¼ö(fuctioin) ·¹º§¿¡¼­ Á¦¾î¿Í ¼³°è°¡ °¡´ÉÇÑ ±× ¹«¾ð°¡°¡ ÇÊ¿äÇßÀ¸¸ç, ÀÌ·± ¿ä±¸·Î VHDLÀÌ ÃâÇöÇÏ°Ô µÇ¾ú´Ù. ÀÌ·¯ÇÑ VHDL°ú °°Àº Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇØ È¸·Î¸¦ ¼³°èÇØ ³ª°¡´Â ¹æ½ÄÀ» ÇÏÇâ½Ä ¼³°è(top-down)¶ó ÇÑ´Ù.

VHDLÀº ¹Ì±¹ ±¹¹æ¼ºÀ» Áß½ÉÀ¸·Î °³¹ßµÇ¾úÀ¸¸ç Â÷¼¼´ë ICÀÇ Á¦ÀÛÀ» ¸ñÇ¥·Î ¸¸µé¾îÁø ¾ð¾îÀÌ´Ù. ÀÌ·¯ÇÑ VHDLÀº Å©°Ô ¹®¼­È­(documentation), ½Ã¹Ä·¹À̼Ç(simulation), ÇÕ¼º(synthesis) µîÀÇ ¿ëµµ·Î ÁÖ·Î »ç¿ëµÈ´Ù.

¸ÕÀú ¹®¼­È­¿¡ ´ëÇØ »ìÆ캸ÀÚ. ¾î¶°ÇÑ ÀÛ¾÷¿¡¼­°Ç ¹®¼­È­´Â ¹Ýµå½Ã ÇÊ¿äÇÏ´Ù. ¸¸¾à VHDLÀ» »ç¿ëÇØ Çϵå¿þ¾î¸¦ ±¸ÇöÇß´Ù°í ÇÑ´Ù¸é ÀÌ¿¡ ´ëÇÑ ¹®¼­È­ ÀÛ¾÷ÀÌ »ó´çÈ÷ °£´ÜÇØ Áø´Ù. Áï VHDL ÀÚü°¡ ÇϳªÀÇ ¾ð¾îÀÌ°í µû¶ó¼­ ¾ð¾î·Î¼­ ÀÌ¹Ì ÀÚü ¹®¼­È­(selfdocumentation)ÀûÀΠƯ¡À» ³»Æ÷ÇÏ°í ÀÖ´Ù°í º¼ ¼ö ÀÖ´Â °ÍÀÌ´Ù. µû¶ó¼­ ¹®¼­È­¿¡ ¸¹Àº µµ¿òÀÌ µÉ ¼ö ÀÖ´Ù.

´ÙÀ½À¸·Î´Â ½Ã¹Ä·¹À̼ÇÀÌ´Ù. ¸ðµç ÇÁ·Î±×·¡¹ÖÀÌ ¸¶Âù°¡Áö°ÚÁö¸¸ VHDL ¶ÇÇÑ ÀÛ¼ºÇÑ Äڵ尡 Á¦´ë·Î µ¿ÀÛÇÏ´ÂÁö¸¦ °ËÁõÇÏ´Â ´Ü°è°¡ ÇÊ¿äÇÏ´Ù. À̸¦ ½Ã¹Ä·¹À̼ÇÀ̶ó°í Çϴµ¥ ½ÇÁ¦ Çϵå¿þ¾î°¡ Á¦´ë·Î µ¿ÀÛÇϴ°¡¸¦ Çϵå¿þ¾î ƯÀ¯ÀÇ Å¸Àֵ̹µ¸¦ ÅëÇØ µ¿ÀÛÀÇ Á¤È®¼º ¿©ºÎ¸¦ °ËÁõÇÒ ¼ö ÀÖ°Ô ÇÏ´Â ´Ü°èÀÌ´Ù.

³¡À¸·Î VHDLÀº ÇÕ¼ºÀÛ¾÷±îÁö Áö¿øÇÑ´Ù. ¸ÕÀú ÇÕ¼ºÀÛ¾÷¿¡ ´ëÇØ °£´ÜÈ÷ ºÎ¿¬ ¼³¸íÇÏ°Ú´Ù. VHDLÀº »óÀ§ ¼öÁØÀÇ Çϵå¿þ¾î ±â¼ú ¾ð¾îÀ̱⠶§¹®¿¡ º¸´Ù ³·Àº ·ÎÁ÷ ·¹º§·Î ¹Ù²Ù´Â °úÁ¤ÀÌ ÇÊ¿äÇϸç Ãß»óÈ­µÈ ¾Ë°í¸®ÁòÀû µ¿ÀÛÀ» ¼³¸íÇÏ´Â VHDLÀ» °ÔÀÌÆ® ȤÀº ·¹Áö½ºÅÍ ·¹º§·Î º¯È¯ÇÏ´Â ÀÛ¾÷ÀÌ ÇÊ¿äÇÏ°Ô µÈ´Ù. À̸¦ ÇÕ¼º ÀÛ¾÷À̶ó°í ÇÑ´Ù.

Áï ÀÛ¼ºÇÑ ÄÚµùÀ» ³í¸®ÀûÀ¸·Î ÇÕ¼º½ÃÅ°´Â VHDL ÅøÀº VHDL·Î ÇÁ·Î±×·¥µÈ ³í¸®±â´ÉÀ» ½ÇÁ¦ °ÔÀÌÆ® ȸ·Î·Î º¯È¯ÇÏ´Â ¿ªÇÒÀ» ÇÑ´Ù. ÀÌ·¯ÇÑ ³í¸®ÇÕ¼º¿¡ ÀÇÇØ »ý¼ºµÈ Ãâ·Â °á°ú¹°Àº ¸¸µé°íÀÚ ÇÏ´Â ASICÀÇ ³×Æ®¸®½ºÆ®(netlist)°¡ µÈ´Ù. ³×Æ®¸®½ºÆ®¶õ ´Ü¼øÈ÷ ȸ·Î ºÎÇ°ÀÇ Á¢¼Ó°ü°è¸¦ ÅؽºÆ® ÇüÅ·ΠǥÇöÇÑ °ÍÀ» ¸»ÇÑ´Ù. ÀÌ·¯ÇÑ ³×Æ®¸®½ºÆ® ÆÄÀÏÀÌ VHDLÀ» ÀÌ¿ëÇÑ »óÀ§ ·¹º§ÀÇ µðÀÚÀÎÀ» ÇÏÀ§ ·¹º§ÀÇ ½ÇÁúÀûÀÎ ºÎÇ°µé°ú ¿¬°ü Áö¾îÁÖ´Â ´Ù¸® ¿ªÇÒÀ» ÇÏ´Â °ÍÀÌ´Ù. <±×¸² 7>¿¡ ÇÕ¼º °úÁ¤ÀÌ ³ªÅ¸³ª ÀÖ´Ù. Âü°íÇϱ⠹ٶõ´Ù.

VHDLµµ ³ª¸§´ë·Î ¹®Á¦Á¡ÀÌ Àִµ¥ ÃÖÀûÈ­°¡ ¹Ù·Î ±×°ÍÀÌ´Ù. Áï Àΰ£ÀÇ »ç°í¿Í À¯»çÇÑ ¾ð¾î¶ó´Â ¸Åü¸¦ »ç¿ëÇ߱⠶§¹®¿¡ °³¹ßÇÏ´Â ÀÔÀå¿¡¼­´Â Æí¸®ÇÒÁö ¸ô¶óµµ ±×·¸°Ô ¼³°èÇÑ È¸·Î°¡ ½Ã½ºÅÛÀû Â÷¿ø¿¡¼­´Â ÃÖÀûÈ­µÇÁö ¸øÇÏ´Â °æ¿ì°¡ ¸¹´Ù. ÀÌ´Â ¿ÏÀü ÁÖ¹®Çü ¹æ½ÄÀÇ ASIC°ú ºñ±³ÇÒ ¶§ ºñ±³Àû Å« ´ÜÁ¡À¸·Î ÁöÀûµÈ´Ù. ¹°·Ð VHDLÀ» Áö¿øÇÏ´Â ¿©·¯ CAD ÅøµéÀÌ ÀÌ·± ÃÖÀûÈ­ ºÐ¾ßÀÇ ±â¼ú °³¹ß¿¡ ¹ÚÂ÷¸¦ °¡ÇÏ°í ÀÖ±ä ÇÏÁö¸¸ Á÷Á¢ °ÔÀÌÆ® ·¹º§ ȤÀº Æ®·£Áö½ºÅÍ ·¹º§¿¡¼­ ¼³°èÇÑ È¸·Îº¸´Ù´Â ÀϹÝÀûÀ¸·Î VHDLÀ» Æ÷ÇÔÇÑ HDLÀ» ÇÕ¼ºÇÑ È¸·ÎÀÇ ±Ô¸ð°¡ ´õ Ä¿Áö´Â °æ¿ì°¡ ¸¹´Ù. ¶ÇÇÑ ÀÌ·¸°Ô ±Ô¸ð°¡ Ä¿Áö°Ô µÇ¸é »ý»êµÈ ĨÀÇ ¼ÒÇüÈ­, ºü¸¥ µ¿ÀÛ ¼Óµµ, ÀûÀº ¼Òºñ Àü·ÂÀûÀÎ Â÷¿ø¿¡¼­ ¹®Á¦¸¦ ÀÏÀ¸Å³ ¼ö ÀÖÀ¸¹Ç·Î Áö±Ý±îÁöµµ ±×·¡¿ÔµíÀÌ ¾ÕÀ¸·Îµµ ¸¹Àº °³¼±µÅ¾ß ÇÒ ºÐ¾ßÀÌ´Ù.

<±×¸² 8>¿¡¼­ ÀüÇüÀûÀÎ ASIC ¼³°è ÀýÂ÷µéÀÌ ¿ä¾àµÇ¾î ÀÖ´Ù. ¾Õ¼­ ¸»ÇÑ 3´Ü°èÀÇ ¿ëµµ¿Í °°ÀÌ ºñ±³ÇØ »ìÆ캸±â ¹Ù¶õ´Ù. ¿ì¼± ÀýÂ÷Àû Çü½ÄÀ¸·Î ÀÛ¼ºµÈ HDL Äڵ带 ±â´ÉÀû Çü½ÄÀ¸·ÎÀÇ ·¹Áö½ºÅͳª °ÔÀÌÆ® ·¹º§ÀÇ RTL(Register Transfer Level) ÄÚµå·Î º¯È¯À» ¼öÇàÇÑ´Ù. ±×¸®°í ³­ ÈÄ À̸¦ ½Ã¹Ä·¹ÀÌ¼Ç ´Ü°è¸¦ °ÅÃļ­ ÇÁ·Î±×·¥ÀÇ ¹«°á¼ºÀ» °ËÁõÇÑ´Ù. ±× ÈÄ ÇÕ¼º °úÁ¤À» °ÅÃÄ À̸¦ ´Ù½Ã ƯÁ¤ ASIC ¾÷ü¿¡¼­ Á¦°øÇÏ´Â ¶óÀ̺귯¸®·Î ¸ÊÇÎÇÏ´Â °úÁ¤À» °ÅÄ£´Ù. ƯÈ÷ ½Ã¹Ä·¹À̼ÇÀº RTL ÄÚµå ·¹º§¿¡¼­ÀÇ ½Ã¹Ä·¹À̼ÇÀÌ ÀÖ°í, ³×Æ®¸®½ºÆ® ·¹º§¿¡ ´ëÇÑ ½Ã¹Ä·¹À̼ÇÀÌ ÀÖ´Ù. ÀÌ´Â ´Ü¼øÈ÷ Çϵå¿þ¾î ±â¼ú ¾ð¾î ·¹º§ÀÇ ½Ã¹Ä·¹À̼ÇÀÌ³Ä ¾Æ´Ï¸é ƯÁ¤ ASIC ¾÷ü Á¦Ç°ÀÇ È¸·Î»ó µô·¹ÀÌ°¡ ¹Ý¿µµÈ ±â¼ú Á¾¼ÓÀû(technology dependant)ÀÎ ½Ã¹Ä·¹À̼ÇÀ̳ÄÀÇ Â÷ÀÌ¿¡ µû¸¥ °ÍÀ̸ç, ÀüüÀûÀ¸·Î º¼ ¶§ Ư¼ºÀÌ ´Ù¸¥ µÎ ¹øÀÇ ½Ã¹Ä·¹ÀÌ¼Ç °úÁ¤À» °ÅÄ¡´Â °ÍÀÌ µÈ´Ù. ÀÌ°ÍÀÌ ÀϹÝÀûÀÎ ASICÀÇ ¼³°è ÀýÂ÷ÀÌ´Ù.

<Ç¥ 3> ÁýÀû ȸ·Î ¼³°èÀÇ º¯Ãµ °úÁ¤

 

Á¦1´Ü°è(60~70³â´ë)

Á¦2´Ü°è(70~80³â´ë)

Á¦3´Ü°è(90³â´ë~)

¼³°è ¹æ¹ý

»óÇâ½Ä ¼³°è
Æ®·£Áö½ºÅÍ ·¹º§ÀÇ ·¹À̾ƿô ¼³°è

°ÔÀÌÆ®³ª ·¹Áö½ºÅÍ ·¹º§ÀÇ ³í¸®¼³°è

ÇÏÇâ½Ä ¼³°è
¾Ë°í¸®ÁòÀ̳ª ±â´É ·¹º§ÀÇ ¼³°è

¼³°è µµ±¸

·¹À̾ƿô ÆíÁý±â

½ºÅ°¸Þƽ ÆíÁý±â

HDL°ú ÇÕ¼º

¼³°è ¹üÀ§

SSI, MSI ¼öõ °ÔÀÌÆ® ÀÌÇÏ

LSI, VLSI ¼ö¸¸ °ÔÀÌÆ® ÀÌÇÏ

VLSI ¼ö½Ê¸¸ °ÔÀÌÆ® ÀÌ»ó

¼³°è ¿¹

°ÔÀÌÆ®, Ä«¿îÅÍ, ¸ÖƼÇ÷º¼­, °¡»ê±â

¸¶ÀÌÅ©·Î ÇÁ·Î¼¼¼­, ÁÖº¯ÀåÄ¡

°í¼º´É MCU, DSP, ½Ç½Ã°£ ¿µ»ó ó¸® ½Ã½ºÅÛµî

 

VHDLÀ» ÀÌ¿ëÇÑ ¼³°è

Áö±Ý±îÁö ¿ì¸®´Â ÀÌ·¯ÇÑ VHDLÀ» ÀÌ¿ëÇÑ °³¹ß ¹æ½Ä¿¡ ´ëÇØ Æò°¡ÇØ ºÃ´Ù. ±×·¸´Ù¸é ´ÙÀ½À¸·Î ÀÌ·¯ÇÑ VHDLÀ» ÀÌ¿ëÇÑ ¼³°è ÀýÂ÷¿¡ ´ëÇØ »ìÆ캸ÀÚ. ¾Õ¼­ ¼³¸íÇÑ µðÁöÅРȸ·ÎÀÇ ±¸Çö ¹æ¹ý°ú ºñ±³ÇØ º¸¸é FPGA/CPLD¸¦ ÀÌ¿ëÇÑ ±¸ÇöÀ» Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÅëÇؼ­ ÇÑ´Ù°í º¸¸é µÉ °ÍÀÌ´Ù. VHDLÀº Çϵå¿þ¾îÀÇ µ¿ÀÛÀ» µ¿ÀÛÀû ¸ðµ¨(behavioral modeling)ÀÇ °üÁ¡¿¡¼­ ±¸ÇöÇÏ´Â °ÍÀ» °¡´ÉÇÏ°Ô ÇÑ´Ù. Áï ÀÌ´Â ÀÏ¹Ý ¼ÒÇÁÆ®¿þ¾îÀÇ ¾Ë°í¸®ÁòÀû °üÁ¡¿¡¼­ÀÇ ±¸Çö°ú Å©°Ô ´Ù¸£Áö ¾Ê´Â °ÍÀ» ³ªÅ¸³½´Ù.

 

ÀýÂ÷Àû ¼³°è¿Í ±â´ÉÀû ¼³°è

Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ÄÚµù ¹æ¹ý¿¡´Â Å©°Ô ÀýÂ÷Àû ¹æ¹ýÀÌ ÀÖÀ» ¼ö ÀÖ´Ù. ¸ÕÀú ¾Ë¾Æ º¼ ±â´ÉÀû ¼³°è¿¡ À־´Â ȸ·ÎÀÇ Á¢¼Ó °ü°è¸¸À» ÇÁ·Î±×·¡¹ÖÇÑ´Ù. ´Ù½Ã ¸»ÇÏ¸é ³×Æ®¸®½ºÆ®µé °£ÀÇ Á¢¼Ó¸¸À» °í·ÁÇÑ´Ù. µû¶ó¼­ ±â´ÉÀû ¹æ¹ý¿¡ ÀÇÇÑ ¼³°è½Ã¿¡´Â ÀÏ´Ü ±âº»ÀûÀ¸·Î °¢ ¸ðµâµéÀÌ ¿¬°áµÇ¾î ÀÖ´Â ÇüÅÂÀÇ ¹¦»ç¿¡ ÁÖ·ÂÇÑ´Ù. °£´ÜÇÑ ¿¹¸¦ µé¾î ÀÌ µÎ °¡Áö ¹æ¹ýÀÇ Â÷À̸¦ »ìÆ캸ÀÚ. °¡·É a, bÀÇ µÎ ÀÔ·ÂÀ» ¹Þ¾Æ¼­ À̸¦ ³í¸®Àû and¸¦ ¼öÇàÇØ ±× °á°ú¸¦ c·Î Ãâ·ÂÇÑ´Ù°í ÇÒ ¶§ ±â´ÉÀû ¼³°è¿¡¼­´Â ÀÔ·Â a, b¿Í Ãâ·Â c ±×¸®°í À̵éÀ» ³í¸®ÀûÀ¸·Î and½Ãų ƯÁ¤ AND °ÔÀÌÆ®¸¦ »ç¿ëÇÑ´Ù. ±×¸®°í À̵éÀÇ »óÈ£ °ÔÀÌÆ® Æ÷Æ® °£ ¸ÊÇÎÀ» ÅëÇØ µ¿ÀÛÀ» ¹¦»çÇÑ´Ù. ÇÏÁö¸¸ ÀÌ¿¡ ¹ÝÇØ ÀýÂ÷Àû ¹æ¹ýÀº ´Ü¼øÈ÷ ÀÏ¹Ý ¼ÒÇÁÆ®¿þ¾î ÇÁ·Î±×·¥¿¡¼­¿Í ¸¶Âù°¡Áö·Î ÀÔ·Â a¿Í b¸¦ ³í¸®Àû ¿¬»ê and¸¦ ¼öÇàÇÑ ÈÄ ÀÌ °á°ú¸¦ c¿¡ ´ëÀÔÇÏ´Â Çü½ÄÀ» ¶è´Ù. ÄÚµù»óÀÇ Å« Â÷ÀÌÁ¡À̶ó ÇÒ ¼ö ÀÖ°Ú´Ù.

ÀϹÝÀûÀ¸·Î Ãʱ⠼³°è½Ã¿¡´Â ÀýÂ÷Àû ¹æ¹ýºÎÅÍ ÄÚµùÀ» ½ÃÀÛÇÑ´Ù. ÀÌ´Â ÇÏÇâ½Ä ¼³°è öÇаúµµ ¸Â´Â °³³äÀÌ´Ù. ±×¸®°í ÀÌ·¸°Ô ÄÚµùÀ» ÇØ¾ß Æ¯Á¤ Çϵå¿þ¾îÀû ±â¼ú Á¾¼ÓÀ¸·ÎºÎÅÍ µ¶¸³ÇÒ ¼ö ÀÖ´Â °ÍÀÌ´Ù. ±×¸®°í À̸¦ ½Ã¹Ä·¹À̼ÇÀ» ÅëÇØ °ËÁõÇÏ´Â ÀÛ¾÷À» °ÅÄ£ ÈÄ ÇÕ¼º±â°¡ Àü ó¸® ÇÕ¼º °úÁ¤¿¡¼­ ±â´ÉÀû ÄÚµå Çü½ÄÀÎ RTL ÄÚµå·Î º¯È¯½ÃÄÑ ÁØ´Ù. ÀÌ°ÍÀÌ °¡Àå ÀϹÝÀûÀÎ ÄÚµùÀÇ ÇüÅÂÀÌ´Ù. ÀÌ·¸°Ô Å©°Ô ÀýÂ÷Àû, ±â´ÉÀû ¼³°è ¹æ½ÄÀ¸·Î ±¸ºÐµÇ´Â °ÍÀ» ¿ä¾àÇϸé <±×¸² 9>¿Í °°´Ù.

<±×¸² 9>¿¡¼­ º¸µíÀÌ Ãß»óÈ­ÀÇ ´Ü°è¿¡´Â Å©°Ô 5°èÃþÀÌ Á¸ÀçÇÑ´Ù. »ç½Ç»ó ÀÌÀÇ ºÐ·ù¿¡´Â ¸íÈ®ÇÑ ±âÁØÀÌ ÀÖ´Â °ÍÀº ¾Æ´Ï°í »ç½Ç ±× °æ°èµµ ¾Ö¸ÅÇÏ´Ù. ±×·¯³ª ÇöÀç ³Î¸® »ç¿ëµÇ°í ÀÖ´Â ¿ë¾îµéÀ̱⠶§¹®¿¡ °³³äÀûÀ¸·Î ÀÌÇØÇϱ⠹ٶõ´Ù. ½Ã½ºÅÛ ·¹º§Àº °¡Àå Ãß»óÈ­ Á¤µµ°¡ ³ôÀº ·¹º§ÀÌ´Ù. CPUÀÇ ÆÄÀÌÇÁ ¶óÀÎÀ̳ª ij½Ã µî ½Ã½ºÅÛ ³»ÀÇ ±â´ÉÀ» Ç¥ÇöÇÑ ·¹º§ÀÌ´Ù. ´ÙÀ½À¸·Î ¾Ë°í¸®Áò ·¹º§Àº µ¿ÀÛÀû ·¹º§À̶ó°íµµ Çϴµ¥ ¿©±â¼­´Â ȸ·ÎÀÇ µ¿ÀÛÀ̳ª ¿òÁ÷ÀÓÀ» Ç¥ÇöÇÏ´Â ·¹º§ÀÌ´Ù. ȸ·Î¿¡¼­ ºí·°À̶ó´Â °³³äÀº ÇöÀç ÀÌ ·¹º§¿¡¼­´Â Á¸ÀçÇÏÁö ¾ÊÀ¸¸ç, ¾Õ¼­ ¼³¸íÇÑ ÀýÂ÷Àû ¼³°è ´Ü°è¿¡ ÇØ´çÇÏ´Â ·¹º§ÀÌ´Ù.

´ÙÀ½ ´Ü°è·Î¼­ RTL ·¹º§Àº ·¹Áö½ºÅÍ°£ÀÇ µ¿ÀÛÀ» Ç¥ÇöÇÑ ·¹º§·Î¼­ ¾Ë°í¸®Áò ·¹º§¿¡ ºñ±³ÇØ ºí·°ÀÇ °³³äÀ» Æ÷ÇÔÇÏ°í ÀÖ´Â ·¹º§ÀÌ´Ù. ´ÙÀ½À¸·Î ·ÎÁ÷ ·¹º§Àº Çø³Ç÷ÓÀ̳ª °¢Á¾ °ÔÀÌÆ®ÀÇ È¸·Î¸¦ Ç¥ÇöÇÏ´Â ·¹º§¿¡ ÇØ´çÇÑ´Ù. ƯÈ÷ ÀÌ ·¹º§Àº Á¾·¡ÀÇ È¸·Îµµ¸¦ ÀÔ·ÂÇÏ°í ±×¸®´Â ¹æ½ÄÀÇ ¼³°è¿¡ ÇØ´çÇÏ´Â ·¹º§À̱⵵ ÇÏ´Ù. ³¡À¸·Î ½ºÀ§Ä¡ ·¹º§Àº °ÔÀÌÆ® ·¹º§À̶ó°íµµ ºÒ¸®´Âµ¥ Ãß»óÈ­µÈ Ãø¸é¿¡¼­´Â °¡Àå ±× Á¤µµ°¡ ³·Àº ·¹º§·Î °¡Àå ¹°¸®ÀûÀÎ ·¹º§À̶ó ÇÒ ¼ö ÀÖ´Ù. ½ÇÁ¦ MOS ȸ·Î³ª Æ®·£Áö½ºÅÍ µîÀÇ ·¹À̾ƿô ¼³°è¿¡ °ü¿©ÇÏ´Â ·¹º§À̱⵵ ÇÏ´Ù.

<±×¸² 10>¿¡¼­´Â ¶Ç ´Ù¸¥ °üÁ¡¿¡¼­ ºÐ·ùÇÏ°í ÀÖ´Ù. Áï ÀýÂ÷Àû °üÁ¡¿¡¼­ »óÈ£ µðÀÚÀÎ ´Ü°èº° ±¸ºÐÀ» ÇǶó¹Ìµå Çü½ÄÀ¸·Î ÇÏ°í ÀÖ´Ù. <±×¸² 9>¿Í ¸¶Âù°¡Áö·Î Å©°Ô µðÀÚÀÎÀÇ ´Ü°è´Â ½Ã½ºÅÛ, ¾Ë°í¸®Áò, ¾ÆÅ°ÅØó, RTL, °ÔÀÌÆ®, Æ®·£Áö½ºÅÍÀÇ ´Ü°è·Î ³ª´²ÁüÀ» º¼ ¼öÀÖ´Ù. »óÀ§ ·¹º§·Î ¿Ã¶ó¿Ã¼ö·Ï ÀýÂ÷Àû ¹¦»ç¿¡ ´ëÇÑ Ãß»óÈ­ÀÇ Á¤µµ°¡ ³ô¾ÆÁö¸ç, ÀÌ¿¡ ¹ÝÇØ ÇÏÀ§ ·¹º§·Î ³»·Á °¥¼ö·Ï ÀýÂ÷Àû ¹¦»ç¿¡ ´ëÇÑ Ãß»óÈ­ Á¤µµ´Â ³·¾ÆÁö°í »ó´ëÀûÀ¸·Î º¸´Ù ´õ ¹°¸®ÀûÀÌ°í ½ÇÁ¦ÀûÀÎ Ãø¸é¿¡¼­ÀÇ º¹Àâµµ°¡ Áõ°¡ÇÔÀ» ¾Ë ¼ö ÀÖ´Ù. ¶ÇÇÑ ¾Ë°í¸®Áò°ú ¾ÆÅ°ÅØóÀÇ ¿µ¿ª¿¡ ÇØ´çÇÏ´Â ÀýÂ÷Àû ¸ðµ¨¸µÀº ÀÏ¹Ý ½Ã½ºÅÛ °³³ä°ú »ó´çÈ÷ ÀÎÁ¢ÇØ ÀÖÀ½À» º¼ ¼ö ÀÖ´Ù. Áï ÇǶó¹ÌµåÀÇ »ó´ÜºÎ·Î ¿Ã¶ó¿Ã¼ö·Ï º¸´Ù ´õ µ¿ÀÛÀûÀÎ ½Ã½ºÅÛ ¹¦»ç°¡ °¡´ÉÇÏ´Ù´Â ¸»À̸ç, ÇϴܺηΠ³»·Á°¥¼ö·Ï ½ÇÁ¦ ±¸Çö¿¡ °ü·ÃµÈ ·ÎÁ÷, ȸ·Î, ·¹À̾ƿô°ú °ü·ÃÀÌ ÀÖ´Ù´Â ¸»ÀÌ µÈ´Ù.

³¡À¸·Î Áö±Ý±îÁö ³íÇÑ ÁÖÁ¦¿¡ ´ëÇÑ °Å½ÃÀûÀÎ °üÁ¡À» °í·ÁÇØ º¸ÀÚ. ÀÌ¿¡ ´ëÇÑ ¹¦»ç°¡ <±×¸² 11>¿¡ ³ªÅ¸³ª ÀÖ´Ù. ¾î¼¸é Áö±Ý±îÁö ¼³¸íÇÏ°íÀÚ ÇÑ ¸ðµç °ÍÀÌ ÀÌ ±×¸²¿¡ Ãà¾àµÇ¾ú´Ù°í Çصµ °ú¾ðÀÌ ¾Æ´Ò °ÍÀÌ´Ù. ±×¸²ÀÇ º¼·ÏÇÑ °¡¿îµ¥ ºÎºÐºÎÅÍ »ìÆ캸ÀÚ. °¡¿îµ¥ ºÎºÐÀÇ °ÔÀÌÆ®´Â ¿ì¸®°¡ ¿øÇÏ´Â µ¿ÀÛÀ» ¼öÇàÅä·Ï ÀÛ¼ºÇÑ È¸·Îµµ¸¦ ÀǹÌÇÑ´Ù. ±×¸®°í ¿ì¸®´Â ÀÌ·¯ÇÑ È¸·Îµµ¸¦ Çϵå¿þ¾î ±â¼ú ¾ð¾î¶ó´Â °ÍÀ» ÀÌ¿ëÇØ ±¸ÇöÇÏÀÚ°í ÇÏ¿´´Ù. ÀÌ·¸°Ô ÀÛ¼ºµÈ ȸ·Îµµ´Â ÇÕ¼ºÀÇ Àü ó¸® °úÁ¤ÀÎ RTL ÇÕ¼º °úÁ¤À» °ÅÃļ­ ±¸Á¶Àû µðÀÚÀÎÀÇ ÇüÅÂÀÎ RTL ÄÚµå·Î º¯È¯µÈ´Ù. ÀÌ RTL ÄÚµå´Â ½ÇÁ¦ ÇÕ¼º ´Ü°è¸¦ °ÅÃļ­ ASIC ȤÀº FPGA ÇüÅ·Π±¸ÇöµÈ´Ù. ±×¸®°í ÀÌ·¸°Ô ±¸ÇöµÈ ASIC ȤÀº FPGAµéÀº ÀÏ¹Ý ¸ñÀû¿ë ¸ðµâµé, Áï CPU³ª ¸Þ¸ð¸®µî°ú ÇÔ²² PCB¿¡ ºÎÂøµÇ¾î ±¸ÇöµÈ´Ù. Áï Çϵå¿þ¾î ±â¼ú ¾ð¾î¿¡¼­ ½ÃÀÛÇÑ Á¦ÀÛ °úÁ¤ÀÌ PCB º¸µåÀÇ ÇüÅ·ΠÃÖÁ¾ »ê¹°ÀÌ ³ª¿À´Â °ÍÀÌ´Ù. ±×¸²ÀÇ º¼·ÏÇÑ ºÎºÐÀÇ ¾Æ·§ºÎºÐ ¿ª½Ã °¢ ȸ·ÎÀÇ ½ÇÁúÀûÀÎ ±¸ÇöÀ̶ó ÇÒ ¼ö ÀÖÀ» °ÍÀÌ´Ù. Áï ¿ì¸®°¡ ±¸ÇöÇÏ°íÀÚ ÇÏ´Â °ÔÀÌÆ® ȤÀº ·¹Áö½ºÅ͵éÀÇ Á¾·ù´Â ¿ì¸®°¡ ¼±ÅÃÇÑ Æ¯Á¤ Çϵå¿þ¾î ¾÷üº°·Î ´Ù¾ç¼ºÀ» °¡Áú ¼ö ÀÖÀ» °ÍÀÌ°í ÀÌ¿¡ µû¶ó ¾à°£¾¿ ±× ·¹À̾ƿôÀÌ ´Þ¶óÁú ¼ö ÀÖ´Ù. ±×¸®°í °¢°¢ÀÇ °ÔÀÌÆ®, ·¹Áö½ºÅ͵éÀº ½ÇÁ¦ ¹°¸®ÀûÀ¸·Î MOS ȤÀº Æ®·£Áö½ºÅÍ È¸·ÎÀÇ ÇüÅ·Π±¸ÇöµÇ¾î Áú °ÍÀÌ´Ù.

 

µ¶Æ¯ÇÑ »ç°í ¹æ½Ä, Çϵå¿þ¾î ±â¼ú ¾ð¾î

Áö±Ý±îÁö ¿ì¸®´Â µðÁöÅÐ ½Ã½ºÅÛÀÇ ÀϹÝÀûÀÎ ¼³°è ¹æ¹ý¿¡ ´ëÇØ °°ÀÌ »ý°¢ÇØ º¸¾Ò´Ù. ±×¸®°í ¼Ò°³ÇÑ ¿©·¯ ¼³°è¹æ¹ý Áß¿¡¼­ Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ ¼³°è ¹æ¹ý¿¡ ´ëÇؼ­ VHDLÀ» ¿¹·Î µé¸é¼­ Á» ´õ ÀÚ¼¼È÷ ¾Ë¾Æº¸¾Ò´Ù. ÀÌÁ¦ µ¶ÀÚ ¿©·¯ºÐÀº ÀÌ·¯ÇÑ ¿©·¯ °¡Áö Çϵå¿þ¾î ¼³°è ±â¹ý Áß¿¡¼­ Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¦ ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛÀÇ ¼³°è ¹æ¹ý¿¡ ´ëÇØ ±× À±°ûÀ» ÀâÀ» ¼ö ÀÖ¾úÀ» °ÍÀÌ´Ù. ´ÙÀ½È£¿¡´Â ½ÇÁ¦ VHDLÀÇ ³»ºÎ¸¦ µé¿©´Ù º¸°Ú´Ù. VHDLÀÇ ¹®¹ý°ú ÇÁ·Î±×·¥ ¹æ¹ý, ƯÈ÷ ÀÏ¹Ý ¼ÒÇÁÆ®¿þ¾î ÄÚµù°ú´Â ´Ù¸¥ Çϵå¿þ¾î ±â¼ú ¾ð¾î¸¸ÀÇ µ¶Æ¯ÇÑ »ç°í¹æ½Ä¿¡ ´ëÇØ ¾Ë¾Æº¸°í ³¡À¸·Î ¿¹Á¦¸¦ ÅëÇÑ Çϵå¿þ¾î ¸ðµâÀÇ ½Ã¹Ä·¹À̼ÇÀ» ¼öÇàÇØ º¸µµ·Ï ÇÑ´Ù. mas o


Á¤¸® : À§À±Èñ iwish@sbmedia.co.kr

 

Âü°íÀÚ·á

  1. 'HDL Chip Design' A Practical Guide for Designing, Synthesizing and Simulating ASICs and FPGAs using VHDL or Verilog, Douglas J. Smith, Doone Publications
  2. Xilinx FoundationÀ» ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è, ÀÌÁؼº ¿Ü, º¹µÎ ÃâÆÇ»ç
  3. VHDLÀ» ÀÌ¿ëÇÑ CPLD/FPGA ¼³°è, Â÷¿µ¹è ÆíÀú, ´Ù´Ù¹Ìµð¾î
  4. µðÁöÅРȸ·Î ±â¼ú ¾ð¾î ÀÔ¹®, ³í¸®¼³°è¿Í HDLÀÇ ±âÃÊ, Á¤Èñ¼º ¿Ü, È«¸ª °úÇÐ ÃâÆÇ»ç
  5. ÁÖ¹®Çü ¹ÝµµÃ¼ ¼³°è ASIC DESIGN, ÃÖ¸í·Ä, ÇÏÀÌÅ×Å©Á¤º¸

 

¹Ú½º±â»ç

Àμâ¿ë ȸ·Î ±âÆÇ, PCB

ÈçÈ÷ 'ÇǾ¾ºñ'¶ó ºÒ¸®´Â Àμâ¿ë ȸ·Î ±âÆÇÀº ±× À§¿¡ ĨÀ̳ª ±âŸ ´Ù¸¥ ÀüÀÚ ºÎÇ°µéÀÌ ¼³Ä¡µÇ¾î ÀÖ´Â ¾ãÀº ÆÇÀ» ÀǹÌÇϴµ¥ ÀÌ º¸µå´Â °­È­ ¼¶À¯ À¯¸®³ª Çöó½ºÆ½À¸·Î ¸¸µé¾îÁö¸ç ±¸¸®·Î µÈ ȸ·Î¸¦ ÅëÇØ ºÎÇ°µéÀÌ ¼­·Î ¿¬°áµÇ¾î ÀÖ´Ù. ÄÄÇ»ÅÍ ½Ã½ºÅÛ ³»¿¡ ÁÖ¿ä PCB(Printed Circuit Board)·Î´Â ½Ã½ºÅÛ º¸µå ¶Ç´Â ¸¶´õ º¸µå¶ó°í ºÒ¸®´Â ÇÙ½É PCB°¡ ÀÖÀ¸¸ç, ¸ÞÀÎ º¸µåÀÇ ½½·Ô¿¡ ²ÈÈ÷´Â ÀÛÀº PCBµéÀº ±×³É 'º¸µå'¶Ç´Â 'Ä«µå'¶ó°í ºÎ¸¥´Ù. Àμâ ȸ·Î ±âÆÇÀ̶ó´Â PCB ¿ë¾î¿¡¼­µµ ¾Ë ¼ö ÀÖµíÀÌ, ÀÌ·¸°Ô ȸ·Î°¡ 'ÀμâµÇ¾ú´Ù'´Â ¸»Àº º¸µå ³»¿¡ ȸ·Î°¡ ½ÇÁ¦·Î ¼±¸íÇÏ°Ô »õ°ÜÁø ȸ·Î¸¦ ÀǹÌÇÑ´Ù. ÀÚ¼¼ÇÑ °øÁ¤ÀÌ¾ß »ý·«ÇÏ´õ¶óµµ ±¸¸® ¹ÚÆÇÀ» °­È­ ¼¶À¯ À¯¸®³ª Çöó½ºÆ½ ±âÆÇ À§¿¡ ³õÀº ´ÙÀ½ À̸¦ ¿¡Äª(µ¿ÆÇÀÇ ºÎ½Ä)ÇÏ´Â Çü½ÄÀ¸·Î ±âÆÇ¿¡ ȸ·Î¸¦ »õ±â°Ô µÇ´Â ¹æ½ÄÀÌ´Ù.

ÀÌ·¯ÇÑ PCB´Â ÄÄÇ»ÅÍ¿¡¼­ ¿©·¯ ÇüÅÂÀÇ º¸µåµé·Î ±¸ºÐµÅ Àִµ¥ ÀÌ·¯ÇÑ º¸µåµéÀº ´ÙÀ½ÀÇ ºÎ·ù·Î ³ª´²Áø´Ù.

  • ¸¶´õ º¸µå : ÁÖº¯ÀåÄ¡¸¦ ¹ö½º¿¡ ºÎÂøÇÒ ¼ö ÀÖµµ·Ï Ä¿³ØÅ͸¦ °¡Áö°í ÀÖ´Â ÁÖ ±âÆÇÀÌ´Ù. ÀϹÝÀûÀ¸·Î ¸¶´õ º¸µå´Â CPU, ¸Þ¸ð¸® ±×¸®°í ±âº»ÀûÀÎ ½Ã½ºÅÛ ÄÁÆ®·Ñ·¯ µîÀ» ´ã°í ÀÖ´Ù. PC¿¡¼­´Â ¸¶´õ º¸µå¸¦ ÁÖ·Î ½Ã½ºÅÛ º¸µå ¶Ç´Â ¸ÞÀÎ º¸µå¶ó°íµµ ºÎ¸¥´Ù.
  • È®Àå º¸µå : ÄÄÇ»ÅÍÀÇ È®Àå ½½·Ô¿¡ ²È¾Æ ³Ö´Â Ä«µåÀÌ´Ù. È®Àå º¸µå¿¡´Â ÄÁÆ®·Ñ º¸µå, ³×Æ®¿öÅ© Ä«µå, ºñµð¿À ¾î´ðÅÍ µîÀÌ ÀÌ ¹üÁÖ¿¡ Æ÷ÇԵȴÙ.
  • µµÅÍ º¸µå : ´Ù¸¥ º¸µå¿¡ Á÷Á¢ ºÎÂøµÇ´Â º¸µåÀÌ´Ù.
  • ÄÁÆ®·Ñ·¯ º¸µå : È®Àå º¸µåÀÇ Æ¯º°ÇÑ ÇüÅ·μ­ ÁÖº¯ ÀåÄ¡ÀÇ ÄÁÆ®·Ñ·¯°¡ Æ÷ÇÔµÈ º¸µåÀÌ´Ù. µð½ºÅ© µå¶óÀ̺곪 ±×·¡ÇÈ ¸ð´ÏÅÍ µî°ú °°Àº »õ·Î¿î ÁÖº¯ ÀåÄ¡¸¦ ÄÄÇ»ÅÍ¿¡ ºÎÂøÇÏ·Á¸é ÄÁÆ®·Ñ·¯ º¸µå°¡ ÇÊ¿äÇÏ´Ù.

 

IC ĨÀÇ ÁýÀûµµ¿¡ µû¸¥ ºÐ·ù

¼Ò±Ô¸ð ÁýÀû(Small-Scale Integration, SSI) ȸ·Î

  • 10°³ ÀÌÇÏÀÇ µ¶¸³ÀûÀÎ °ÔÀÌÆ®°¡ ÇϳªÀÇ Ä¨¿¡ Æ÷ÇԵȴÙ.
  • °ÔÀÌÆ®ÀÇ ÀÔÃâ·ÂÀÌ ¹Ù·Î ¿ÜºÎ ÇÉ°ú ¿¬°áµÇ¾î ÀÖ´Â ÇüÅ°¡ ¸¹´Ù.

Áß±Ô¸ð ÁýÀû(Medium-Scale Integration, MSI) ȸ·Î

  • 10¿¡¼­ 200°³ Á¤µµ±îÁöÀÇ °ÔÀÌÆ®¸¦ ÁýÀûÇÑ´Ù.
  • ±âº»ÀûÀÎ µðÁöÅÐ ÀåÄ¡ ±¸ÇöÀ» À§ÇØ »ç¿ëµÈ´Ù.
  • µðÄÚ´õ, °¡»ê±â, ·¹Áö½ºÅÍ µîÀÌ ¿¹°¡ µÉ ¼ö ÀÖ´Ù.

´ë±Ô¸ð ÁýÀû(Large-Scale Integration, LSI) ȸ·Î

  • 200¿¡¼­ 1000°³ Á¤µµ±îÁöÀÇ °ÔÀÌÆ®¸¦ ÁýÀûÇÑ´Ù.
  • MSIÀÇ ¼¼ºÎ ¸ðµâÀ» ÀÌ¿ëÇϱ⵵ Çϸç À̸¦ ÅëÇØ µðÁöÅÐ ½Ã½ºÅÛÀ» Çü¼ºÇÏ´Â µ¥ »ç¿ëµÈ´Ù.
  • °£´ÜÇÑ ÇÁ·Î¼¼¼­, ¸Þ¸ð¸® µîÀÌ ÇØ´çµÈ´Ù.

ÃÊ´ë±Ô¸ð ÁýÀû(Very-Large-Scale Integration, VLSI) ȸ·Î

  • ¼öõ °³ ȤÀº ±× ÀÌ»óÀÇ °ÔÀÌÆ®¸¦ ÇϳªÀÇ Ä¨¿¡ ÁýÀûÇÑ´Ù.
  • ÀϺΠºÐ·ù¿¡¼­´Â VLSIÀÇ º¸´Ù »óÀ§ °³³äÀ¸·Î ULSI(Ultra-Large-Scale Intergration)¶ó°í ¼¼ºÎÀûÀ¸·Î ±¸ºÐÇϱ⵵ ÇÑ´Ù.
  • ´ëÇü ¸Þ¸ð¸®, ¸¶ÀÌÅ©·Î ÄÄÇ»ÅÍ Ä¨À» Çü¼ºÇÑ´Ù.

 

'The HDL Page'

»çÀÌÆ®ÀÇ Å¸ÀÌƲÀÌ 'The HDL Page'¶ó´Â °Í¸¸À¸·Îµµ ¾Ë ¼ö ÀÖµíÀÌ VHDL°ú Verilog¸¦ ÀÌ¿ëÇÑ ASIC, FPGAÀÇ ±¸Çö¿¡ ´ëÇÑ ´Ù¾çÇÑ Á¤º¸¸¦ Æ÷ÇÔÇÏ°í ÀÖ´Â »çÀÌÆ®ÀÌ´Ù. ¸¹Àº ¿¹Á¦ ÄÚµåµéÀ» º¸À¯ÇÏ°í ÀÖÀ¸¸ç ½Ã¹Ä·¹À̼ǰú ÇÕ¼º µî¿¡ ´ëÇÑ ÀÚ·áµµ ¾òÀ» ¼ö ÀÖ´Ù.

http://www.angelfire.com/electronic/in/vlsi/vhdl.html

 

HDL Ĩ µðÀÚÀÎ

'HDL Chip Design' A Practical Guide for Designing, Synthesizing and Simulating ASICs and FPGAs using VHDL or Verilog, Douglas J. Smith

HDLÀÇ Ä¨ ±¸ÇöÀ» À§ÇØ ½ÃÁß¿¡ ³ª¿Í ÀÖ´Â ¼­ÀûµéÀº ±×¸® ¸¹Áö ¾Ê´Ù. ÀÌ¿¡ 'HDL Ĩ µðÀÚÀÎ'À» ¼Ò°³ÇÏ°íÀÚ ÇÑ´Ù. Ã¥ Á¦¸ñ¿¡¼­µµ ¾Ë ¼ö ÀÖµíÀÌ HDLÀ» ÀÌ¿ëÇÑ ASICÀ̳ª FPGAÀÇ ±¸Çö¿¡ ´ëÇؼ­ µðÀÚÀÎ, ÇÕ¼º, ½Ã¹Ä·¹ÀÌ¼Ç µîÀÇ Àü ´Ü°è¿¡ °ÉÃÄ ¼³¸íÇÏ°í ÀÖ´Ù. ±×¸®°í ƯÈ÷ ÁýÇÊ Çü½ÄÀÌ 2´ë Çϵå¿þ¾î ±â¼ú ¾ð¾î¶ó ÇÒ ¼ö ÀÖ´Â VHDL°ú Verilog¸¦ ÀÌ¿ëÇÑ 2°¡Áö ±¸ÇöÀ» ¸ðµÎ ´Ù·ç°í ÀÖÀ¸¹Ç·Î µÎ ¾ð¾îÀÇ ÇÁ·Î±×·¡¹Ö »óÀÇ Â÷À̸¦ ½±°Ô ºñ±³ÇÒ ¼ö ÀÖ´Ù´Â Á¡¿¡¼­ ÀÌ Ã¥¸¸ÀÌ °¡Áö´Â ÀåÁ¡À̶ó ÇÒ ¼ö ÀÖÀ» °ÍÀÌ ´Ù. ºñ±³Àû Ãʺ¸ÀÚ¸¦ À§ÇÑ Ã¥À̶ó ÇÒ ¼ö´Â ¾øÁö¸¸ ¾î´À Á¤µµ ±âº»À» °®Ãá »ç¿ëÀÚ¶ó¸é ÈǸ¢ÇÑ °³¹ßÀÚ·Î °Åµì³ª±â À§Çؼ­ ¹Ýµå½Ã ¼÷ÁöÇØ¾ß ÇÒ Ã¥.

  Send to a colleague | Print this document