GoodKook's VHDL Readings

"월간 반도체네트워크"에 게제되었던 글들입니다.

• HDL을 이용한 디지털회로의 설계와 그 필요성
• PLD(CPLD/FPGA) 설계 방법과 툴, 벤더 소개

VHDL의 구성

• ENTITY/ARCHITECTURE/CONFIGURATION

VHDL의 자료형(data types)

• BIT/BIT_VECTOR, IEEE STD_LOGIC_LIBRARY/NUMERIC Libraries
• INTEGER/REAL
• PHYSICAL Types

SIGNAL 과 VARIABLE

• 병렬문과 순차문
• SIGNAL과 VARIABLE의 차이점
• 합성결과 비교

VHDL의 제어구문과 디지털 회로

• VHDL제어구문 (조건문/선택문/반복문)
• WHEN~ELSE/IF~ELSE
• WITH~SELECT/CASE~WHEN
• FOR LOOP/WHILE LOOP/FOR GENERATE
• 제어문을 이용한 디지털회로 설계, 합성결과 비고

VHDL로 구현하는 직렬 통신 칩 UART

• UART 설계
• 합성
• Functional/Timing Simulation

합성을 위한 VHDL의 코딩 스타일 (1)

1. 플립 플롭과 래치의 VHDL 코딩방법/주의점
2. Tri-State, Bi-Directional Bus의 기술 방법

합성을 위한 VHDL Coding Style(2)  

1. MUX
2. Decoder & Encoder
3. Priority Encoder
4. Memory RAM
5. PLA

합성을 위한 VHDL Coding Style(3)  

1. FSM : Finite State Machine
2. FSM Examples 

뒤로 Back

 mailto:goodkook@csvlsi.kyunghee.ac.kr
CSA & VLSI Design Lab. Kyunghee Univ